抗量子密碼芯片：跨數(shù)學(xué)難題的動態(tài)重構(gòu)架構(gòu)設(shè)計

第1章緒論
1.1抗量子攻擊密碼概述
1.1.1抗量子密碼的產(chǎn)生背景
1.1.2抗量子密碼算法的標準化現(xiàn)狀
1.1.3抗量子密碼遷移的緊迫性
1.2標準化過程中的抗量子密碼硬件加速技術(shù)
1.2.1指令驅(qū)動的通用處理器實現(xiàn)
1.2.2可編程邏輯器件FPGA
1.3抗量子密碼芯片的需求與挑戰(zhàn)
參考文獻
第2章抗量子密碼算法
2.1基于格的抗量子密碼算法
2.1.1密碼算法介紹
2.1.2算法計算特性分析
2.2基于編碼的抗量子密碼算法
2.2.1密碼算法介紹
2.2.2算法計算特性分析
2.3基于哈希的抗量子密碼算法
2.3.1“SPHINCS ”算法
2.3.2算法計算特性分析
2.4其他抗量子密碼算法
2.4.1基于超奇異同源的抗量子密碼算法及特性分析
2.4.2基于多變量的抗量子密碼算法及特性分析
2.5密碼核心功能的高效實現(xiàn)算法
2.5.1高效乘Karatsuba算法
2.5.2高效乘TOOMCOOK算法
2.5.3高效乘NTT算法
2.5.4擴展歐幾里得求逆算法
參考文獻
第3章抗量子密碼芯片架構(gòu)
3.1抗量子密碼芯片設(shè)計空間
3.2基于指令集擴展的抗量子密碼芯片架構(gòu)
3.2.1MIT Sapphire
3.2.2TUM RISQV
3.3面向特定算法的全定制硬件加速架構(gòu)
3.3.1面向基于格的密碼算法的全定制硬件設(shè)計
3.3.2面向基于編碼的密碼算法的全定制硬件設(shè)計
3.3.3面向基于哈希算法的全定制硬件設(shè)計
3.4粗粒度可重構(gòu)抗量子密碼芯片架構(gòu)
3.4.1可重構(gòu)抗量子密碼芯片RePQC
3.4.2可重構(gòu)抗量子密碼芯片PQPU
參考文獻
第4章芯片數(shù)據(jù)通路
4.1公鑰密碼芯片的數(shù)據(jù)通路
4.1.1經(jīng)典公鑰密碼數(shù)據(jù)通路
4.1.2抗量子公鑰密碼數(shù)據(jù)通路
4.2算術(shù)/邏輯計算單元
4.2.1基于NTT的多項式計算 
4.2.2基于Karatsuba的多項式計算
4.2.3其他任務(wù)級模塊
4.2.4存儲映射方式
4.3數(shù)據(jù)采樣與對齊模塊
4.3.1均勻分布和拒絕采樣模塊
4.3.2離散高斯分布和離散高斯采樣模塊
4.3.3二項分布和二項采樣模塊
4.3.4隨機前綴和恒定時間排序模塊
4.3.5FisherYates類算法及其模塊
4.3.6對齊模塊
參考文獻
第5章芯片編譯映射系統(tǒng)
5.1通用編譯技術(shù)
5.2開源編譯器框架LLVM
5.2.1基于LLVM編譯器的高級設(shè)計架構(gòu)
5.2.2LLVM IR概述
5.2.3LLVM后端
5.2.4LLVM工作流程總結(jié)
5.3面向密碼應(yīng)用的編譯技術(shù)
5.3.1構(gòu)建領(lǐng)域定制加速的自動化編譯器
5.3.2伽羅瓦域加速處理器的混合編譯
5.3.3面向粗粒度CGRA的動態(tài)編譯器
5.4抗量子密碼芯片的編譯框架
5.4.1任務(wù)算子層面 
5.4.2密碼算法層面
5.4.3領(lǐng)域定制的硬件模塊層面
5.5抗量子密碼芯片的編譯框架實現(xiàn)
5.5.1用戶語言設(shè)置
5.5.2編譯、任務(wù)調(diào)度
5.5.3地址映射
5.5.4LLVM實現(xiàn)
5.5.5工作展望
5.6本章總結(jié)
參考文獻
第6章芯片物理安全設(shè)計
6.1抗量子密碼芯片的物理安全威脅
6.1.1側(cè)信道攻擊與故障注入攻擊
6.1.2對密鑰封裝機制的側(cè)信道攻擊
6.1.3對密鑰封裝機制的故障注入攻擊
6.1.4對數(shù)字簽名的側(cè)信道攻擊
6.1.5對數(shù)字簽名的故障注入攻擊
6.2抗量子密碼芯片的物理安全防護設(shè)計
6.2.1側(cè)信道攻擊經(jīng)典防護方法
6.2.2故障注入攻擊經(jīng)典防護方法
6.2.3抗量子密碼的物理安全防護挑戰(zhàn)
6.2.4基于動態(tài)重構(gòu)的物理安全防護機制
參考文獻
第7章未來趨勢展望
7.1抗量子密碼算法的演進和趨勢
7.1.1抗量子密碼算法演進
7.1.2抗量子密碼算法發(fā)展趨勢
7.1.3抗量子密碼的應(yīng)用
7.2抗量子密碼芯片的發(fā)展趨勢 
7.2.1可遷移抗量子密碼芯片
7.2.2高能效抗量子密碼芯片設(shè)計
7.2.3面向物理安全的密碼芯片設(shè)計
參考文獻
后記