嵌入式計(jì)算系統(tǒng)設(shè)計(jì)原理（原書第5版）

目　錄
譯者序
第1版序言
第5版前言
第4版前言
第3版前言
第2版前言
第1版前言
第1章　嵌入式計(jì)算1
1.1　引言1
1.2　復(fù)雜系統(tǒng)與微處理器1
1.2.1　嵌入式計(jì)算機(jī)2
1.2.2　嵌入式計(jì)算應(yīng)用的特點(diǎn)3
1.2.3　為什么使用微處理器4
1.2.4　嵌入式計(jì)算、物聯(lián)網(wǎng)系統(tǒng)與
　　　信息物理系統(tǒng)5
1.2.5　防危性和安全性6
1.2.6　嵌入式系統(tǒng)設(shè)計(jì)的難點(diǎn)6
1.2.7　嵌入式計(jì)算系統(tǒng)的性能7
1.3　嵌入式系統(tǒng)設(shè)計(jì)過程8
1.3.1　需求9
1.3.2　規(guī)格說明13
1.3.3　體系結(jié)構(gòu)設(shè)計(jì)13
1.3.4　設(shè)計(jì)硬件與軟件組件15
1.3.5　系統(tǒng)集成15
1.3.6　系統(tǒng)設(shè)計(jì)的形式化方法15
1.3.7　結(jié)構(gòu)描述16
1.3.8　行為描述20
1.4　設(shè)計(jì)示例：模型火車控制器22
1.4.1　需求23
1.4.2　DCC23
1.4.3　概念性規(guī)格說明25
1.4.4　詳細(xì)規(guī)格說明27
1.4.5　經(jīng)驗(yàn)總結(jié)32
1.5　本書導(dǎo)讀32
1.5.1　第2章：指令集33
1.5.2　第3章：CPU33
1.5.3　第4章：計(jì)算平臺(tái)33
1.5.4　第5章：程序設(shè)計(jì)與分析34
1.5.5　第6章：進(jìn)程和操作系統(tǒng)34
1.5.6　第7章：系統(tǒng)設(shè)計(jì)技術(shù)35
1.5.7　第8章：物聯(lián)網(wǎng)系統(tǒng)35
1.5.8　第9章：汽車和飛機(jī)系統(tǒng)36
1.5.9　第10章：嵌入式多處理器36
1.6　總結(jié)36
擴(kuò)展閱讀37
問題37
上機(jī)練習(xí)38
第2章　指令集39
2.1　引言39
2.2　預(yù)備知識(shí)39
2.2.1　計(jì)算機(jī)體系結(jié)構(gòu)分類39
2.2.2　匯編語言41
2.2.3　VLIW處理器43
2.3　ARM處理器44
2.3.1　處理器和存儲(chǔ)體系44
2.3.2　數(shù)據(jù)操作45
2.3.3　控制流程50
2.3.4　ARM的高級特性55
2.4　PICmicro中端微處理器系列55
2.4.1　處理器和存儲(chǔ)體系55
2.4.2　數(shù)據(jù)操作56
2.4.3　控制流程57
2.5　TI C55x DSP58
2.5.1　處理器和存儲(chǔ)體系59
2.5.2　尋址模式61
2.5.3　數(shù)據(jù)操作63
2.5.4　控制流程64
2.5.5　C語言編程指南65
2.6　TI C64x66
2.7　總結(jié)69
擴(kuò)展閱讀69
問題69
上機(jī)練習(xí)70
第3章　CPU71
3.1　引言71
3.2　I/O編程71
3.2.1　I/O設(shè)備71
3.2.2　I/O原語73
3.2.3　忙等I/O74
3.2.4　中斷76
3.3　特權(quán)模式、異常和陷阱86
3.3.1　特權(quán)模式86
3.3.2　異常86
3.3.3　陷阱87
3.4　協(xié)處理器87
3.5　存儲(chǔ)系統(tǒng)機(jī)制88
3.5.1　高速緩存88
3.5.2　存儲(chǔ)管理單元和地址轉(zhuǎn)換93
3.5.3　存儲(chǔ)保護(hù)單元96
3.6　CPU的性能96
3.6.1　流水線技術(shù)96
3.6.2　高速緩存的性能100
3.7　CPU的功耗101
3.7.1　CMOS的功耗101
3.7.2　電源管理模式101
3.7.3　程序級電源管理103
3.8　防危性和安全性103
3.9　設(shè)計(jì)示例：數(shù)據(jù)壓縮器105
3.9.1　需求和算法105
3.9.2　規(guī)格說明107
3.9.3　程序設(shè)計(jì)108
3.9.4　測試113
3.10　總結(jié)114
擴(kuò)展閱讀114
問題114
上機(jī)練習(xí)117
第4章　計(jì)算平臺(tái)118
4.1　引言118
4.2　基本的計(jì)算平臺(tái)118
4.2.1　平臺(tái)硬件組件118
4.2.2　平臺(tái)軟件組件120
4.3　CPU總線121
4.3.1　總線結(jié)構(gòu)和協(xié)議121
4.3.2　直接內(nèi)存訪問126
4.3.3　系統(tǒng)總線配置127
4.4　存儲(chǔ)設(shè)備和系統(tǒng)129
4.4.1　存儲(chǔ)系統(tǒng)體系130
4.5　I/O設(shè)備131
4.6　基于計(jì)算平臺(tái)的系統(tǒng)設(shè)計(jì)133
4.6.1　示例平臺(tái)133
4.6.2　選擇平臺(tái)135
4.6.3　知識(shí)產(chǎn)權(quán)135
4.6.4　開發(fā)環(huán)境136
4.6.5　看門狗定時(shí)器136
4.6.6　調(diào)試技術(shù)137
4.6.7　調(diào)試中的困難和挑戰(zhàn)139
4.7　嵌入式文件系統(tǒng)140
4.8　平臺(tái)級性能分析141
4.9　平臺(tái)級電源管理144
4.10　平臺(tái)安全性145
4.11　設(shè)計(jì)示例：鬧鐘146
4.11.1　需求146
4.11.2　規(guī)格說明147
4.11.3　系統(tǒng)體系結(jié)構(gòu)150
4.11.4　組件設(shè)計(jì)和測試152
4.11.5　系統(tǒng)集成和測試152
4.12　設(shè)計(jì)示例：噴氣發(fā)動(dòng)機(jī)控制器152
4.12.1　操作原理和要求152
4.12.2　規(guī)格說明152
4.12.3　系統(tǒng)體系結(jié)構(gòu)153
4.12.4　組件設(shè)計(jì)153
4.12.5　系統(tǒng)集成和測試154
4.13　總結(jié)154
擴(kuò)展閱讀154
問題154
上機(jī)練習(xí)156
第5章　程序設(shè)計(jì)與分析157
5.1　引言157
5.2　嵌入式程序的組件157
5.2.1　狀態(tài)機(jī)157
5.2.2　循環(huán)緩沖區(qū)和面向流的
　　　程序設(shè)計(jì)159
5.2.3　隊(duì)列與生產(chǎn)者/消費(fèi)者系統(tǒng)163
5.3　程序模型165
5.3.1　數(shù)據(jù)流圖165
5.3.2　控制/數(shù)據(jù)流圖167
5.4　匯編、鏈接和加載168
5.4.1　匯編器169
5.4.2　鏈接172
5.4.3　目標(biāo)代碼設(shè)計(jì)173
5.5　編譯技術(shù)174
5.5.1　編譯過程174
5.5.2　基本編譯方法175
5.5.3　編