計(jì)算機(jī)組成與體系結(jié)構(gòu)：性能設(shè)計(jì)（英文版·原書第11版）

目　　錄
前言
作者簡(jiǎn)介
第一部分　概述
第1章　基本概念與計(jì)算機(jī)演化　1
1.1　組成與體系結(jié)構(gòu)　2
1.2　功能和結(jié)構(gòu)　3
1.3　IAS計(jì)算機(jī)　11
1.4　邏輯門、存儲(chǔ)器位元、芯片和
　　多芯片模塊　17
1.5　Intel x86體系結(jié)構(gòu)的演化　23
1.6　嵌入式系統(tǒng)　24
1.7　ARM體系結(jié)構(gòu)　29
1.8　關(guān)鍵詞、思考題和習(xí)題　34
第2章　性能問題　37
2.1　性能設(shè)計(jì)　38
2.2　多核、MIC和GPGPU　44
2.3　阿姆達(dá)爾定律和利特爾法則　45
2.4　計(jì)算機(jī)性能的基本指標(biāo)　48
2.5　計(jì)算平均值　51
2.6　基準(zhǔn)測(cè)試和SPEC　59
2.7　關(guān)鍵詞、思考題和習(xí)題　66
第二部分　計(jì)算機(jī)系統(tǒng)
第3章　計(jì)算機(jī)功能和互連的頂層視圖72
3.1　計(jì)算機(jī)的部件　73
3.2　計(jì)算機(jī)的功能　75
3.3　互連結(jié)構(gòu)　90
3.4　總線互連　92
3.5　點(diǎn)對(duì)點(diǎn)互連　94
3.6　PCIe　99
3.7　關(guān)鍵詞、思考題和習(xí)題　107
第4章　存儲(chǔ)器層次結(jié)構(gòu)：
　　　　局部性和性能 112
4.1　局部性原理　113
4.2　存儲(chǔ)系統(tǒng)的特性　118
4.3　存儲(chǔ)器層次結(jié)構(gòu)　121
4.4　多級(jí)存儲(chǔ)器層次結(jié)構(gòu)的性能建模　128
4.5　關(guān)鍵詞、思考題和習(xí)題　135
第5章　cache存儲(chǔ)器　138
5.1　cache存儲(chǔ)器的原理　139
5.2　cache的設(shè)計(jì)要素　143
5.3　Intel x86的cache組織　165
5.4　IBM z13的cache組織　168
5.5　cache的性能模型　169
5.6　關(guān)鍵詞、思考題和習(xí)題　173
第6章　內(nèi)部存儲(chǔ)器　177
6.1　半導(dǎo)體主存儲(chǔ)器　178
6.2　糾錯(cuò)　187
6.3　DDR DRAM　192
6.4　eDRAM　197
6.5　閃存　199
6.6　較新的非易失性固態(tài)存儲(chǔ)器技術(shù) 202
6.7　關(guān)鍵詞、思考題和習(xí)題　205
第7章　外部存儲(chǔ)器　210
7.1　磁盤　211
7.2　RAID　221
7.3　固態(tài)硬盤　231
7.4　光存儲(chǔ)器　234
7.5　磁帶　240
7.6　關(guān)鍵詞、思考題和習(xí)題　242
第8章　輸入/輸出　245
8.1　外部設(shè)備　247
8.2　I/O模塊　249
8.3　編程式I/O　252
8.4　中斷驅(qū)動(dòng)式I/O　256
8.5　DMA　265
8.6　DCA　271
8.7　I/O通道和處理器　278
8.8　外部互連標(biāo)準(zhǔn)　280
8.9　IBM z13 I/O結(jié)構(gòu)　283
8.10　關(guān)鍵詞、思考題和習(xí)題　287
第9章　操作系統(tǒng)支持　291
9.1　操作系統(tǒng)概述　292
9.2　調(diào)度　303
9.3　存儲(chǔ)器管理　309
9.4　Intel x86存儲(chǔ)器管理　320
9.5　ARM存儲(chǔ)器管理　325
9.6　關(guān)鍵詞、思考題和習(xí)題　330
第三部分　算術(shù)與邏輯
第10章　數(shù)字系統(tǒng)　334
10.1　十進(jìn)制系統(tǒng)　335
10.2　按位記數(shù)制系統(tǒng)　336
10.3　二進(jìn)制系統(tǒng)　337
10.4　二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換　337
10.5　十六進(jìn)制表示法　340
10.6　關(guān)鍵詞和習(xí)題　342
第11章　計(jì)算機(jī)算術(shù)運(yùn)算　344
11.1　算術(shù)邏輯單元　345
11.2　整數(shù)表示　346
11.3　整數(shù)算術(shù)運(yùn)算　351
11.4　浮點(diǎn)表示　366
11.5　浮點(diǎn)算術(shù)運(yùn)算　374
11.6　關(guān)鍵詞、思考題和習(xí)題　383
第12章　數(shù)字邏輯　388
12.1　布爾代數(shù)　389
12.2　門　394
12.3　組合電路　396
12.4　時(shí)序電路　414
12.5　可編程邏輯器件　423
12.6　關(guān)鍵詞和習(xí)題　428
第四部分　指令集與匯編語(yǔ)言
第13章　指令集：特征和功能　432
13.1　機(jī)器指令特征　433
13.2　操作數(shù)類型　440
13.3　Intel x86和ARM數(shù)據(jù)類型　442
13.4　操作類型　445
13.5　Intel x86和ARM操作類型　458
13.6　關(guān)鍵詞、思考題和習(xí)題　466
本章附錄　小端、大端和雙端　472
第14章　指令集：尋址方式和
　　　　　指令格式　476
14.1　尋址方式　477
14.2　x86和ARM尋址方式　483
14.3　指令格式　489
14.4　x86和ARM指令格式　497
14.5　關(guān)鍵詞、思考題和習(xí)題　502
第15章　匯編語(yǔ)言及相關(guān)主題　506
15.1　匯編語(yǔ)言概念　507
15.2　運(yùn)用匯編語(yǔ)言編程的動(dòng)機(jī)　510
15.3　匯編語(yǔ)言元素　512
15.4　示例　518
15.5　匯編器的類型　523
15.6　匯編器　523
15.7　裝載和鏈接　526
15.8　關(guān)鍵詞、思考題和習(xí)題　533
第五部分　CPU
第16章　CPU的結(jié)構(gòu)和功能　537
16.1　CPU組成　538
16.2　寄存器組成　539
16.3　指令周期　545
16.4　指令流水線技術(shù)　548
16.5　用于流水線的處理器結(jié)構(gòu)　566
16.6　x86系列處理器　568
16.7　ARM處理器　575
16.8　關(guān)鍵詞、思考題和習(xí)題　581
第17章　精簡(jiǎn)指令集計(jì)算機(jī)　586
17.1　指令執(zhí)行特征　588
17.2　大寄存器組方案的使用　593
17.3　基于編譯器的寄存器優(yōu)化　598
17.4　精簡(jiǎn)指令集體系結(jié)構(gòu)　600
17.5　RISC流水線技術(shù)