EDA技術(shù)與應(yīng)用項(xiàng)目化教程：Verilog HDL版

項(xiàng)目一 三人表決器設(shè)計(jì)
項(xiàng)目描述
一、EDA技術(shù)及其發(fā)展
二、可編程邏輯器件
三、面向CPLD／FPGA的。EDA設(shè)計(jì)流程
四、FPGA生產(chǎn)廠商簡介
五、基于CPLD／FPGA的常用EDA工具
六、硬件描述語言
七、任務(wù)實(shí)現(xiàn)——Quartus Ⅱ軟件安裝
八、任務(wù)實(shí)現(xiàn)——三人表決器設(shè)計(jì)
考核評(píng)價(jià)
拓展提升
項(xiàng)目總結(jié)
項(xiàng)目二 四位加法器設(shè)計(jì)
項(xiàng)目描述
一、四位加法器原理
二、Quartus Ⅱ原理圖輸入設(shè)計(jì)方法
三、任務(wù)實(shí)現(xiàn)——利用原理圖輸入法設(shè)計(jì)3—8譯碼器
四、任務(wù)實(shí)現(xiàn)——利用原理圖輸入法設(shè)計(jì)四位加法器
考核評(píng)價(jià)
拓展提升
項(xiàng)目總結(jié)
項(xiàng)目三 數(shù)字電子鐘設(shè)計(jì)
項(xiàng)目描述
一、Verilog語言要素
二、Verilog語句
三、任務(wù)實(shí)現(xiàn)——數(shù)字電子鐘設(shè)計(jì)方案分析
四、任務(wù)實(shí)現(xiàn)——數(shù)字電子鐘的Verilog程序設(shè)計(jì)
考核評(píng)價(jià)
拓展提升
項(xiàng)目總結(jié)
項(xiàng)目四 聲光警示器設(shè)計(jì)
項(xiàng)目描述
一、結(jié)構(gòu)語句
二、Verilog設(shè)計(jì)中LPM函數(shù)的應(yīng)用
三、任務(wù)實(shí)現(xiàn)——聲光警示器設(shè)計(jì)方分析
四、任務(wù)實(shí)現(xiàn)——聲光警示器Verilog程序設(shè)計(jì)
考核評(píng)價(jià)
拓展提升
項(xiàng)目總結(jié)
項(xiàng)目五 交通燈控制器設(shè)計(jì)
項(xiàng)目描述
一、混合設(shè)計(jì)方式與數(shù)字系統(tǒng)驗(yàn)證
二、有限狀態(tài)機(jī)設(shè)計(jì)
三、任務(wù)實(shí)現(xiàn)——交通燈控制器設(shè)計(jì)方案分析
四、任務(wù)實(shí)現(xiàn)——交通燈控制器設(shè)計(jì)
考核評(píng)價(jià)
拓展提升
項(xiàng)目總結(jié)
項(xiàng)目六 數(shù)字溫度計(jì)設(shè)計(jì)