EDA技術(shù)與應用項目化教程：Verilog HDL版

項目一 三人表決器設計
項目描述
一、EDA技術(shù)及其發(fā)展
二、可編程邏輯器件
三、面向CPLD／FPGA的。EDA設計流程
四、FPGA生產(chǎn)廠商簡介
五、基于CPLD／FPGA的常用EDA工具
六、硬件描述語言
七、任務實現(xiàn)——Quartus Ⅱ軟件安裝
八、任務實現(xiàn)——三人表決器設計
考核評價
拓展提升
項目總結(jié)
項目二 四位加法器設計
項目描述
一、四位加法器原理
二、Quartus Ⅱ原理圖輸入設計方法
三、任務實現(xiàn)——利用原理圖輸入法設計3—8譯碼器
四、任務實現(xiàn)——利用原理圖輸入法設計四位加法器
考核評價
拓展提升
項目總結(jié)
項目三 數(shù)字電子鐘設計
項目描述
一、Verilog語言要素
二、Verilog語句
三、任務實現(xiàn)——數(shù)字電子鐘設計方案分析
四、任務實現(xiàn)——數(shù)字電子鐘的Verilog程序設計
考核評價
拓展提升
項目總結(jié)
項目四 聲光警示器設計
項目描述
一、結(jié)構(gòu)語句
二、Verilog設計中LPM函數(shù)的應用
三、任務實現(xiàn)——聲光警示器設計方分析
四、任務實現(xiàn)——聲光警示器Verilog程序設計
考核評價
拓展提升
項目總結(jié)
項目五 交通燈控制器設計
項目描述
一、混合設計方式與數(shù)字系統(tǒng)驗證
二、有限狀態(tài)機設計
三、任務實現(xiàn)——交通燈控制器設計方案分析
四、任務實現(xiàn)——交通燈控制器設計
考核評價
拓展提升
項目總結(jié)
項目六 數(shù)字溫度計設計