計算機組成原理（第3版）

第1章計算機概述

1．1計算機的發(fā)展歷史

1．1．1更新?lián)Q代的計算機硬件

1．1．2日臻完善的計算機軟件

1．1．3計算機系統(tǒng)的8個思想

1．2計算機系統(tǒng)的硬件組成

1．2．1計算機的功能部件

1．2．2馮·諾依曼計算機

1．2．3RISCV系統(tǒng)架構簡介

1．3計算機的軟件系統(tǒng)

1．3．1系統(tǒng)軟件

1．3．2應用軟件

1．3．3軟件定義系統(tǒng)

1．4計算機系統(tǒng)的組織結構

1．4．1計算機系統(tǒng)的層次結構

1．4．2計算機硬件系統(tǒng)的組織

1．5計算機的工作特點和性能指標

1．5．1計算機的工作特點

1．5．2計算機的性能指標

1．6CPU的性能與評價方法

1．6．1CPU的性能及度量因素

1．6．2CPU性能的評價方法

習題

第2章數(shù)據(jù)信息的表示與運算單元

2．1帶符號數(shù)的表示

2．1．1機器數(shù)與真值

2．1．24種碼制表示

2．2數(shù)的定點表示

2．2．1定點小數(shù)

2．2．2定點整數(shù)

2．3定點運算單元的組織

2．3．1運算器的設計方法

2．3．2定點補碼加減運算

2．3．3定點乘法運算

2．3．4定點除法運算

2．3．5定點運算器的組成

計算機組成原理(第3版)

目錄

2．4數(shù)的浮點表示

2．4．1浮點表示方法

2．4．2IEEE 754 浮點數(shù)標準

2．5浮點運算單元的組織

2．5．1浮點加減運算

2．5．2浮點乘除運算

2．5．3浮點運算器的組成

2．6非數(shù)值型數(shù)據(jù)的表示

2．6．1邏輯數(shù)——二進制串

2．6．2字符與字符串

2．6．3漢字信息的表示

2．7數(shù)據(jù)的長度與存儲方式

2．7．1數(shù)據(jù)的長度

2．7．2數(shù)據(jù)的存儲方式

2．8數(shù)據(jù)校驗碼

2．8．1碼距與數(shù)據(jù)校驗碼

2．8．2奇偶校驗碼

2．8．3海明校驗碼

2．8．4循環(huán)冗余校驗碼

習題

第3章存儲層次與系統(tǒng)

3．1存儲系統(tǒng)概述

3．1．1存儲器的分類

3．1．2存儲器系統(tǒng)的層次結構

3．1．3主存儲器的組成和基本操作

3．1．4存儲器的主要技術指標

3．2半導體隨機存取存儲器

3．2．1半導體隨機存取存儲器的分類

3．2．2半導體隨機存取存儲器的單元電路

3．2．3半導體隨機存取存儲器的芯片結構及實例

3．2．4半導體存儲器的組成

3．3非易失性存儲器

3．3．1只讀存儲器

3．3．2閃速存儲器

3．3．3新型的非易失性存儲器

3．4并行存儲器

3．4．1雙端口存儲器

3．4．2并行主存系統(tǒng)

3．4．3相聯(lián)存儲器

3．5高速緩沖存儲器

3．5．1Cache在存儲體系中的地位和作用

3．5．2Cache的結構及工作原理

3．5．3Cache的替換算法與寫策略

3．6虛擬存儲器

3．6．1頁式虛擬存儲器

3．6．2段式虛擬存儲器

3．6．3段頁式虛擬存儲器

習題

第4章指令系統(tǒng)與控制單元

4．1機器指令格式與尋址方式

4．1．1兩種機器指令設計風格

4．1．2機器指令格式設計方法

4．1．3指令與操作數(shù)的尋址方式

4．1．4指令的類型與功能

4．2RISCV系統(tǒng)的指令設計

4．2．1RISCV指令的格式設計

4．2．2RISCV指令的尋址方式

4．2．3RISCV指令的類型與功能

4．3控制單元初階——控制器設計

4．3．1指令執(zhí)行的基本步驟

4．3．2控制器的基本功能

4．3．3控制器的組成方式

4．3．4控制器的控制方式

4．3．5控制器的時序系統(tǒng)

4．4控制單元進階——CPU的總體結構

4．4．1寄存器的設置與作用

4．4．2通路結構及指令流程分析

4．5控制單元示例——模型機的結構

4．5．1模型機的數(shù)據(jù)通路結構

4．5．2模型機的指令系統(tǒng)格式

4．5．3模型機的三級時序系統(tǒng)

4．6控制單元設計——硬聯(lián)邏輯控制器

4．6．1設計的基本步驟

4．6．2模型機的設計方法

4．7控制單元設計——微程序控制器

4．7．1微程序控制器概述

4．7．2微指令的編譯方法

4．7．3微程序的控制設計

4．8RISCV處理器結構

4．8．1RISCV系統(tǒng)設計技術概述

4．8．2RISCV 數(shù)據(jù)通路結構設計

4．8．3RISCV 典型指令流程分析

4．9控制單元高階——流水線處理技術

4．9．1流水線概述與分類

4．9．2流水線的性能與障礙

4．9．3RISCV系統(tǒng)流水線技術

習題

第5章I/O設備

5．1I/O設備概述

5．2輸入設備

5．2．1鍵盤

5．2．2鼠標

5.2.3觸摸屏

5.3輸出設備

5.3.1顯示器

5.3.2打印機

5．3．3多模態(tài)與3D打印

5．4I/O存儲器

5．4．1磁表面存儲器的基本原理

5．4．2磁記錄方式

5．4．3磁盤存儲器

5．4．4光盤存儲器

5．4．57種廉價磁盤冗余陣列

5．5新型存儲訪問構件

5．5．1固態(tài)硬盤

5．5．2保護訪問模式

5．5．3存算一體模式

5．6多媒體I/O設備

5．6．1音頻設備

5．6．2視頻設備

5．6．3圖像設備

習題

第6章總線與I/O系統(tǒng)組織

6．1總線的組成與結構

6．1．1總線的特點與分類

6．1．2總線的標準與性能

6．1．3總線的組成與結構

6．1．4總線的設計與實現(xiàn)

6．2PCI和PCI Express總線

6．2．1PCI 和PCI Express的發(fā)展概況

6．2．2PCI Express總線的架構

6．2．3PCI Express 總線協(xié)議

6．3現(xiàn)代計算機系統(tǒng)總線

6．3．1快速路徑互連簡介

6．3．2快速路徑總線互連架構

6．3．3快速路徑總線協(xié)議簡介

6．3．4英特爾超級路徑互連總線簡介

6．4通用串行總線

6．4．1USB的架構

6．4．2USB的事務和傳輸

6．5其他設備總線

6．5．1小型計算機系統(tǒng)接口

6．5．2SATA 接口

6．6I/O 系統(tǒng)組織概述

6．6．1I/O系統(tǒng)需要解決的主要問題

6．6．2I/O系統(tǒng)的組成

6．6．3主機與外設間的連接與組織管理

6．6．4I/O數(shù)據(jù)傳送的控制方式

6．6．5I/O接口的功能與分類

6．7程序控制方式

6．7．1直接程序控制方式

6．7．2程序中斷控制方式

6．7．3RISCV的中斷處理方式

6．8直接存儲器訪問方式

6．8．1DMA 方式的特點與應用場合

6．8．2DMA 的傳送方式

6．8．3DMA 的硬件組織

6．8．4DMA 控制器的組成

6．8．5DMA 控制的數(shù)據(jù)傳送過程

6．9I/O 通道方式

習題

附錄ARISCV 32位指令系統(tǒng)

附錄B模型機微指令設計方案

參考文獻