集成電路設(shè)計：仿真、版圖、綜合、驗證及實踐

第1章緒論
1.1模擬電路與數(shù)字電路
1.2電路抽象層次
1.3集成電路分析與設(shè)計
1.4集成電路設(shè)計自動化技術(shù)的發(fā)展
1.5集成電路設(shè)計方法
1.5.1全定制設(shè)計方法
1.5.2門陣列設(shè)計方法
1.5.3標準單元設(shè)計方法
1.5.4宏模塊設(shè)計方法
1.5.5可編程邏輯器件方法
1.5.6SoC設(shè)計方法
1.6本章小結(jié)
第2章SPICE仿真基礎(chǔ)
2.1SPICE描述基本組成
2.2SPICE電路描述
2.2.1通用元器件描述
2.2.2電壓源和電流源描述
2.2.3半導(dǎo)體器件描述
2.2.4子電路描述
2.2.5參數(shù)描述
2.2.6電路包含描述
2.3SPICE分析語句
2.3.1直流工作點分析
2.3.2直流掃描分析
2.3.3交流小信號分析
2.3.4瞬態(tài)分析
2.3.5零極點分析
2.3.6噪聲分析
2.3.7傳遞函數(shù)分析
2.3.8靈敏度分析
2.3.9傅里葉分析
2.4SPICE控制選項
2.4.1控制參數(shù)選項
2.4.2初始化條件
2.4.3輸出控制
2.5本章小結(jié)
 
 
第3章基于HSPICE的集成電路仿真
3.1流程及規(guī)則簡介
3.2HSPICE工具的使用
3.3HSPICE基本電路分析
3.3.1直流仿真分析
3.3.2交流仿真分析
3.3.3瞬態(tài)仿真分析
3.4HSPICE電路分析進階
3.4.1噪聲仿真分析
3.4.2零極點仿真分析
3.4.3傳遞函數(shù)仿真分析
3.4.4靈敏度仿真分析
3.4.5參數(shù)掃描仿真分析
3.4.6工藝角仿真分析
3.5本章小結(jié)
第4章基于SPECTRE的集成電路仿真
4.1SPECTRE工具的使用
4.2SPECTRE基本電路分析
4.2.1直流仿真分析
4.2.2交流仿真分析
4.2.3瞬態(tài)仿真分析
4.3SPECTRE電路分析進階
4.3.1噪聲仿真分析
4.3.2零極點仿真分析
4.3.3傳遞函數(shù)仿真分析
4.3.4靈敏度仿真分析
4.3.5參數(shù)掃描仿真分析
4.3.6工藝角仿真分析
4.3.7蒙特卡洛仿真分析
4.4本章小結(jié)
第5章版圖設(shè)計
5.1版圖概述
5.2版圖設(shè)計技術(shù)
5.2.1MOS晶體管
5.2.2對稱性
5.2.3無源器件
5.2.4連線
5.2.5噪聲及干擾
5.3版圖設(shè)計工具的使用
5.4基本版圖設(shè)計
5.5版圖設(shè)計文件導(dǎo)出
5.6本章小結(jié)
第6章版圖驗證
6.1設(shè)計規(guī)則檢查
6.2版圖電路圖一致性檢查
6.3版圖寄生參數(shù)提取
6.3.1PEX基本設(shè)置
6.3.2SPICE網(wǎng)表格式
6.3.3映射電路圖
6.4版圖后仿真
6.4.1采用SPICE網(wǎng)表描述的后仿真
6.4.2映射為電路圖的后仿真
6.5本章小結(jié)
第7章模擬集成電路設(shè)計實例
7.1放大器的電路設(shè)計與仿真分析
7.1.1放大器電路
7.1.2放大器電路的基本仿真
7.1.3放大器電路的測量仿真技術(shù)
7.2放大器的版圖設(shè)計與驗證
7.2.1版圖設(shè)計
7.2.2版圖驗證
7.2.3版圖后仿真
7.3本章小結(jié)
第8章HDL描述及仿真
8.1可綜合Verilog HDL
8.2Testbench驗證平臺
8.3VCS仿真工具
8.4Verdi調(diào)試工具
8.5前仿真
8.6后仿真
8.7本章小結(jié)
第9章邏輯綜合
9.1DC綜合工具簡介
9.1.1用戶啟動文件與工藝庫設(shè)置
9.1.2設(shè)計對象
9.1.3變量、屬性與尋找設(shè)計對象
9.1.4編譯器指示語句
9.2設(shè)計入口
9.2.1軟件啟動
9.2.2設(shè)計讀入
9.2.3鏈接
9.2.4實例唯一化
9.3設(shè)計環(huán)境
9.3.1設(shè)置電路的工作條件
9.3.2設(shè)置連線負載
9.3.3設(shè)置輸出負載
9.3.4設(shè)置輸入驅(qū)動
9.4設(shè)計約束
9.4.1時序電路的延時約束
9.4.2組合電路的延時約束
9.4.3設(shè)計的面積約束
9.5設(shè)計的綜合與結(jié)果報告
9.5.1設(shè)計綜合
9.5.2設(shè)計結(jié)果報告
9.6設(shè)計保存與時序文件導(dǎo)出
9.7綜合腳本實例
9.8本章小結(jié)
第10章布局布線
10.1布局布線基本流程
10.2布局布線工具的啟動與關(guān)閉
10.3數(shù)據(jù)準備
10.4數(shù)據(jù)導(dǎo)入
10.5布局規(guī)劃
10.6電源規(guī)劃
10.7標準單元放置
10.8時鐘樹綜合
10.9布線
10.10Filler填充
10.11設(shè)計規(guī)則檢查
10.12數(shù)據(jù)導(dǎo)出
10.13本章小結(jié)
第11章數(shù)字集成電路的驗證
11.1形式驗證
11.2靜態(tài)時序驗證
11.3物理驗證
11.4本章小結(jié)
第12章數(shù)字集成電路設(shè)計實例——基于RISCV的小型SoC項目
12.1芯片功能和結(jié)構(gòu)簡介
12.2項目文件目錄結(jié)構(gòu)
12.3模塊的RTL設(shè)計與仿真驗證
12.4SoC設(shè)計
12.5SoC仿真驗證
12.6軟件測試程序設(shè)計
12.7基于FPGA的系統(tǒng)驗證
12.8邏輯綜合
12.9版圖布局布線
12.10驗證
12.11本章小結(jié)
第13章混合信號集成電路仿真
13.1混合信號仿真驗證平臺
13.2數(shù)模混合設(shè)計及仿真驗證流程
13.3數(shù)?；旌闲盘柗抡骝炞C實施方式
13.4混合信號仿真實例
13.5本章小結(jié)
參考文獻
附錄A主流EDA廠商及其產(chǎn)品