半導體芯片和制造：理論和工藝實用指南

前言
第1章　基本概念的引入
1.1　什么是芯片
1.2　歐姆定律和電阻率
1.3　導體、絕緣體和半導體
參考文獻
第2章　理論簡介
2.1　量子力學的產(chǎn)生
2.2　能帶
參考文獻
第3章　早期無線電通信
3.1　電報技術(shù)
3.2　電子管
參考文獻
第4章　電路的基本知識
4.1　電路及其元件
4.2　電場
4.3　磁場
4.4　交流電
第5章　半導體的進一步探討和二極管
5.1　半導體的能帶
5.2　半導體摻雜
5.3　半導體二極管
參考文獻
第6章　晶體管和集成電路
6.1　雙極型晶體管
6.2　結(jié)型場效應晶體管
6.3　金屬?半導體場效應晶體管
6.4　金屬?絕緣層?半導體場效應晶體管
參考文獻
第7章　半導體工業(yè)的發(fā)展歷程
7.1　半導體產(chǎn)品及結(jié)構(gòu)簡介
7.2　半導體工業(yè)發(fā)展簡史
7.3　晶體管和硅晶圓尺寸的變化
7.4　潔凈室
7.5　平面工藝
參考文獻
第8章　半導體光子器件
8.1　發(fā)光器件和發(fā)光原理
8.2　發(fā)光二極管
8.3　半導體二極管激光器
8.3.1　諧振腔
8.3.2　光的反射和折射
8.3.3　異質(zhì)結(jié)材料
8.3.4　粒子數(shù)反轉(zhuǎn)和閾值電流密度
參考文獻
第9章　半導體光探測和光電池
9.1　數(shù)字照相機和電荷耦合器件
9.2　光電導器
9.3　晶體管激光器
9.4　太陽能電池
參考文獻
第10章　硅晶圓的制造
10.1　從硅石到多晶硅
10.2　化學反應
10.3　拉單晶
10.4　拋光和切片
參考文獻
第11章　工藝的基本知識
11.1　集成電路的結(jié)構(gòu)
11.2　光學系統(tǒng)的分辨率
11.3　為什么在工藝中使用等離子體
參考文獻
第12章　光刻工藝
12.1　光刻工藝的步驟
12.1.1　清洗
12.1.2　脫水烘干
12.1.3　涂膠
12.1.4　前烘
12.1.5　對位和曝光
12.1.6　顯影
12.1.7　檢查
12.1.8　堅膜
12.1.9　去膠膜
12.2　光刻掩膜版對位圖形的設(shè)計
12.3　當代光刻機技術(shù)
參考文獻
第13章　介質(zhì)膜的生長
13.1　二氧化硅膜的生長
13.1.1　二氧化硅的熱氧化工藝
13.1.2　LTO工藝
13.1.3　二氧化硅PECVD工藝
13.1.4　在APCVD系統(tǒng)中進行TEOS O3的沉積
13.2　氮化硅膜的生長
13.2.1　LPCVD
13.2.2　氮化硅PECVD工藝
13.3　原子層沉積技術(shù)
參考文獻
第14章　刻蝕和反應離子刻蝕（RIE）系統(tǒng)介紹
14.1　濕法刻蝕
14.2　干法刻蝕中的RIE系統(tǒng)
14.2.1　RIE工藝流程和設(shè)備結(jié)構(gòu)
14.2.2　工藝室
14.2.3　真空泵
14.2.4　射頻電源和匹配電路
14.2.5　氣瓶和質(zhì)量流量計
14.2.6　加熱和冷卻
參考文獻
第15章　干法刻蝕的進一步探討
15.1　RIE的刻蝕界面
15.1.1　情形1
15.1.2　情形2
15.2　RIE刻蝕速率
15.3?、?Ⅴ族半導體和金屬的干法刻蝕
15.4　刻蝕界面的控制
15.4.1　光刻膠窗口的形狀對刻蝕界面的影響
15.4.2　碳對刻蝕速率和截面的影響
15.5　其他問題
15.5.1　RIE和PECVD的區(qū)別
15.5.2　Si和SiO2干法刻蝕的區(qū)別
15.6　電感耦合等離子體（ICP）技術(shù)和博世工藝
15.6.1　電感耦合等離子體技術(shù)
15.6.2　博世工藝
參考文獻
第16章　金屬工藝
16.1　熱蒸發(fā)技術(shù)
16.2　電子束蒸發(fā)技術(shù)
16.3　磁控濺射技術(shù)
16.4　熱和電子束蒸發(fā)與磁控濺射的主要區(qū)別
16.5　金屬的剝離工藝
16.6　金屬的選擇和合金工藝
16.6.1　金屬的選擇
16.6.2　金屬的合金
參考文獻
第17章　摻雜工藝
17.1　摻雜的基本介紹
17.2　擴散的基本原理
17.3　熱擴散
17.4　雜質(zhì)在SiO2內(nèi)的擴散和再分布
17.5　最小SiO2掩蔽層厚度
17.6　雜質(zhì)在SiO2掩蔽膜下的分布
17.7　擴散雜質(zhì)源
17.8　擴散層的參數(shù)
17.9　四探針測試方塊電阻
17.10　離子注入工藝
17.11　離子注入的理論分析
17.12　注入后雜質(zhì)的分布
17.13　注入雜質(zhì)的種類和劑量
17.14　掩蔽膜的最小厚度
17.15　退火工藝
17.16　埋層注入
17.16.1　通過掩蔽層的注入
17.16.2　SOI制備
參考文獻
第18章　工藝控制監(jiān)測、芯片封裝及其他問題
18.1　介質(zhì)膜質(zhì)量檢測
18.2　歐姆接觸檢測
18.3　金屬之間的接觸
18.4　導電溝道控制
18.5　芯片測試
18.6　劃片
18.7　封裝
18.8　設(shè)備使用時的操作范圍
18.9　低κ和高κ介質(zhì)
18.9.1　銅互連和低κ介質(zhì)
18.9.2　量子隧道效應和高κ介質(zhì)
18.10　結(jié)語
參考文獻