集成電路測試技術(shù)

第1章 集成電路測試概述\t
1．1 引言\t
1．1．1 集成電路測試的定義\t
1．1．2 集成電路測試的基本原理\t
1．1．3 集成電路測試的意義與作用\t
1．2 集成電路測試的主要環(huán)節(jié)\t
1．2．1 測試方案制定\t
1．2．2 測試接口板設(shè)計(jì)\t
1．2．3 開發(fā)測試程序\t
1．2．4 分析測試數(shù)據(jù)\t
1．3 集成電路測試的分類、行業(yè)現(xiàn)狀及發(fā)展趨勢\t
1．3．1 集成電路測試的分類\t
1．3．2 集成電路測試行業(yè)現(xiàn)狀及發(fā)展趨勢\t
1．4 集成電路測試面臨的挑戰(zhàn)\t
1．4．1 行業(yè)發(fā)展挑戰(zhàn)\t
1．4．2 測試技術(shù)挑戰(zhàn)\t
第2章 數(shù)字集成電路測試技術(shù)\t
2．1 數(shù)字集成電路測試技術(shù)概述\t
2．2 通用數(shù)字電路與ASIC測試技術(shù)\t
2．3 通用數(shù)字電路常見可測試性設(shè)計(jì)技術(shù)\t
2．3．1 內(nèi)建自測試技術(shù)\t
2．3．2 掃描設(shè)計(jì)測試技術(shù)\t
2．4 存儲器測試技術(shù)\t
2．4．1 存儲器的故障模式和故障模型\t
2．4．2 存儲器測試方法\t
2．5 數(shù)字信號處理器測試技術(shù)\t
2．5．1 功能模塊的測試算法\t
2．5．2 指令測試方法\t
2．5．3 測試內(nèi)容\t
2．5．4 測試向量生成方法\t
2．6 微處理器測試技術(shù)\t
2．6．1 微處理器測試內(nèi)容\t
2．6．2 微處理器測試方法\t
2．7 可編程器件測試技術(shù)\t
2．7．1 常用可編程器件概述\t
2．7．2 可編程器件測試方法\t
第3章 模擬集成電路測試技術(shù)\t
3．1 模擬集成電路測試技術(shù)概述\t
3．2 通用模擬電路測試技術(shù)\t
3．3 放大器測試技術(shù)\t
3．3．1 集成運(yùn)算放大器的測試方法\t
3．3．2 集成運(yùn)算放大器的參數(shù)測量\t
3．4 轉(zhuǎn)換電路測試技術(shù)\t
3．4．1 電平轉(zhuǎn)換器（LDO）\t
3．4．2 電壓-頻率轉(zhuǎn)換器\t
3．5 模擬開關(guān)測試技術(shù)\t
3．6 DC-DC變換器測試技術(shù)\t
第4章 數(shù)?；旌霞呻娐窚y試技術(shù)\t
4．1 數(shù)模混合集成電路測試技術(shù)概述\t
4．2 基于DSP的測試技術(shù)\t
4．2．1 基于DSP的測試技術(shù)和傳統(tǒng)模擬測試技術(shù)的比較
4．2．2 基于DSP的測試方法\t
4．2．3 采樣原理\t
4．2．4 相干采樣技術(shù)\t
4．3 模數(shù)（A/D）轉(zhuǎn)換器測試技術(shù)\t
4．3．1 A/D轉(zhuǎn)換器靜態(tài)參數(shù)及其測試方法\t
4．3．2 A/D轉(zhuǎn)換器動態(tài)參數(shù)及其測試方法\t
4．4 數(shù)模（D/A）轉(zhuǎn)換器測試技術(shù)\t
4．4．1 D/A轉(zhuǎn)換器靜態(tài)參數(shù)及其測試方法\t
4．4．2 D/A轉(zhuǎn)換器動態(tài)參數(shù)及其測試方法\t
第5章 射頻電路測試技術(shù)\t
5．1 射頻電路測試技術(shù)概述\t
5．2 射頻前置放大器測試技術(shù)\t
5．2．1 射頻前置放大器介紹\t
5．2．2 射頻前置放大器參數(shù)及其測試方法\t
5．3 射頻混頻器測試技術(shù)\t
5．3．1 射頻混頻器介紹\t
5．3．2 射頻混頻器參數(shù)及其測試方法\t
5．4 射頻濾波器測試技術(shù)\t
5．4．1 射頻濾波器介紹\t
5．4．2 射頻濾波器參數(shù)及其測試方法\t
5．5 射頻功率放大器測試技術(shù)\t
5．5．1 射頻功率放大器介紹\t
5．5．2 射頻功率放大器參數(shù)及其測試方法\t
第6章 SoC及其他典型電路測試技術(shù)\t
6．1 SoC測試技術(shù)概述\t
6．2 SoC測試主要難點(diǎn)\t
6．2．1 SoC故障機(jī)理與故障模型\t
6．2．2 SoC測試難點(diǎn)分析\t
6．3 SoC測試關(guān)鍵技術(shù)\t
6．3．1 基本測試結(jié)構(gòu)\t
6．3．2 測試環(huán)設(shè)計(jì)\t
6．3．3 IP核測試時間分析\t
6．3．4 SoC測試優(yōu)化技術(shù)\t
6．4 其他典型器件測試技術(shù)概述\t
6．4．1 SIP測試技術(shù)\t
6．4．2 MEMS測試技術(shù)\t
第7章 集成電路設(shè)計(jì)與測試的鏈接技術(shù)\t
7．1 集成電路設(shè)計(jì)與測試的鏈接技術(shù)概述\t
7．2 設(shè)計(jì)與測試鏈接面臨的問題\t
7．3 可測試性設(shè)計(jì)技術(shù)\t
7．3．1 可測試性設(shè)計(jì)原理\t
7．3．2 可測試性設(shè)計(jì)關(guān)鍵問題\t
7．4 設(shè)計(jì)驗(yàn)證技術(shù)\t
7．4．1 模擬驗(yàn)證\t
7．4．2 形式驗(yàn)證\t
7．4．3 斷言驗(yàn)證\t
7．5 常用測試向量格式及轉(zhuǎn)換工具\(yùn)t
7．5．1 常用仿真向量格式\t
7．5．2 常用的測試向量轉(zhuǎn)換工具\(yùn)t
第8章 測試接口板設(shè)計(jì)技術(shù)\t
8．1 測試接口板概述\t
8．1．1 測試接口板基礎(chǔ)\t
8．1．2 測試接口板設(shè)計(jì)的重要性\t
8．2 測試接口板的設(shè)計(jì)與制造\t
8．2．1 測試接口板的設(shè)計(jì)流程簡介\t
8．2．2 通用DIB設(shè)計(jì)原則\t
8．2．3 專用DIB設(shè)計(jì)原則\t
8．2．4 DIB的材料選擇\t
8．3 測試夾具的選擇\t
8．4 信號完整性設(shè)計(jì)技術(shù)\t
8．4．1 傳輸線簡介\t
8．4．2 反射\t
8．4．3 串?dāng)_\t
8．5 電源完整性設(shè)計(jì)\t
8．6 測試接口板的可靠性設(shè)計(jì)\t
8．6．1 元器件選型\t
8．6．2 電磁兼容性設(shè)計(jì)\t
8．6．3 DIB的尺寸與器件的布置\t
8．6．4 熱設(shè)計(jì)\t
第9章 集成電路測試設(shè)備\t
9．1 數(shù)字集成電路測試系統(tǒng)\t
9．1．1 數(shù)字集成電路測試系統(tǒng)概述\t
9．1．2 數(shù)字SSI/MSI測試系統(tǒng)\t
9．1．3 數(shù)字大規(guī)模集成電路自動測試系統(tǒng)架構(gòu)\t
9．2 模擬集成電路測試系統(tǒng)\t
9．3 數(shù)?；旌霞呻娐窚y試系統(tǒng)\t
9．3．1 數(shù)?；旌霞呻娐窚y試系統(tǒng)的結(jié)構(gòu)\t
9．3．2 數(shù)模混合集成電路測試系統(tǒng)的體系\t
9．3．3 數(shù)?；旌霞呻娐窚y試系統(tǒng)實(shí)例\t
9．4 存儲器測試系統(tǒng)\t
9．4．1 系統(tǒng)測試總體結(jié)構(gòu)\t
9．4．2 存儲器測試系統(tǒng)測試圖形算法的生成\t
9．5 基于標(biāo)準(zhǔn)總線的集成電路測試系統(tǒng)\t
9．5．1 系統(tǒng)應(yīng)用概述\t
9．5．2 虛擬儀器應(yīng)用\t
9．5．3 基于標(biāo)準(zhǔn)總線的通用集成電路測試系統(tǒng)案例
9．6 可靠性相關(guān)測試設(shè)備\t
9．6．1 分選機(jī)\t
9．6．2 探針臺\t
第10章 智能測試\t
10．1 測試大數(shù)據(jù)\t
10．1．1 以“數(shù)據(jù)”為核心的產(chǎn)業(yè)趨勢\t
10．1．2 測試數(shù)據(jù)類型\t
10．1．3 測試大數(shù)據(jù)分析及挖掘\t
10．2 測試數(shù)據(jù)分析方法及工具軟件\t
10．2．1 測試數(shù)據(jù)分析方法\t
10．2．2 測試數(shù)據(jù)分析工具軟件\t
10．3 云測試\t
10．3．1 遠(yuǎn)程實(shí)時控制\t
10．3．2 自適應(yīng)測試\t
10．4 未來的測試\t
10．4．1 汽車電子測試\t
10．4．2 系統(tǒng)級封裝測試\t
附錄A 集成電路測試實(shí)驗(yàn)
A．1 實(shí)驗(yàn)?zāi)康?br />A．2 實(shí)驗(yàn)內(nèi)容及步驟
A．3 測試平臺介紹
A．4 待測芯片介紹及測試項(xiàng)提取
A．4．1 待測芯片介紹
A．4．2 測試項(xiàng)提取
A．5 測試程序開發(fā)
A．5．1 測試程序開發(fā)流程
A．5．2 測試程序開發(fā)步驟
參考文獻(xiàn)