現(xiàn)代計算機組成與體系結構

前言
部分　計算機體系結構基礎知識
第1章　計算機體系結構簡介2
1.1　自動化計算設備的演進2
1.1.1　巴貝奇分析機2
1.1.2　ENIAC3
1.1.3　IBM PC4
1.1.4　iPhone6
1.2　摩爾定律7
1.3　計算機體系結構9
1.3.1　二進制數(shù)和十六進制數(shù)9
1.3.2　6502微處理器12
1.3.3　6502指令集13
1.4　總結15
1.5　習題15
第2章　數(shù)字邏輯17
2.1　電路17
2.2　晶體管18
2.3　邏輯門19
2.4　鎖存器21
2.5　觸發(fā)器23
2.6　寄存器24
2.7　加法器25
2.8　時鐘27
2.9　時序邏輯28
2.10　硬件描述語言28
2.11　總結32
2.12　習題32
第3章　處理器要素33
3.1　一個簡單的處理器33
3.1.1　控制單元34
3.1.2　算術邏輯單元36
3.1.3　寄存器 39
3.2　指令集40
3.3　尋址方式40
3.3.1　立即尋址方式41
3.3.2　尋址方式41
3.3.3　索引尋址方式42
3.3.4　間接索引尋址方式43
3.4　指令類型44
3.4.1　內(nèi)存加載指令和存儲指令 44
3.4.2　寄存器到寄存器的數(shù)據(jù)傳送指令45
3.4.3　堆棧指令45
3.4.4　算術運算指令45
3.4.5　邏輯運算指令46
3.4.6　分支指令46
3.4.7　子程序調用和返回指令46
3.4.8　處理器標志指令47
3.4.9　中斷相關的指令47
3.4.10　空操作指令47
3.5　中斷處理47
3.5.1　IRQ處理47
3.5.2　NMI處理48
3.5.3　BRK指令處理49
3.6　輸入/輸出操作50
3.6.1　程序查詢I/O51
3.6.2　中斷驅動I/O51
3.6.3　直接存儲器訪問51
3.7　總結52
3.8　習題52
第4章　計算機系統(tǒng)組件54
4.1　技術要求54
4.2　內(nèi)存子系統(tǒng)54
4.3　MOSFET簡介55
4.4　用MOSFET構建DRAM電路56
4.4.1　電容器56
4.4.2　DRAM位單元57
4.4.3　DDR4 SDRAM58
4.4.4　GDDR60
4.4.5　預取60
4.5　I/O子系統(tǒng)61
4.5.1　串行數(shù)據(jù)總線和并行數(shù)據(jù)總線61
4.5.2　PCI Express62
4.5.3　SATA63
4.5.4　M.264
4.5.5　USB64
4.5.6　Thunderbolt64
4.6　圖形顯示65
4.6.1　VGA65
4.6.2　DVI66
4.6.3　HDMI66
4.6.4　DisplayPort66
4.7　網(wǎng)絡接口67
4.7.1　以太網(wǎng)67
4.7.2　Wi-Fi67
4.8　鍵盤和鼠標68
4.8.1　鍵盤68
4.8.2　鼠標69
4.9　現(xiàn)代計算機系統(tǒng)規(guī)范69
4.10　總結70
4.11　習題70
第5章　硬件-軟件接口71
5.1　設備驅動程序71
5.1.1　并行端口72
5.1.2　PCIe設備驅動程序73
5.1.3　設備驅動程序結構74
5.2　BIOS75
5.3　引導過程77
5.3.1　BIOS引導77
5.3.2　UEFI引導77
5.3.3　嵌入式設備 78
5.4　操作系統(tǒng)78
5.5　進程和線程80
5.6　多處理84
5.7　總結84
5.8　習題85
第6章　專用計算領域86
6.1　實時計算86
6.2　數(shù)字信號處理89
6.2.1　模數(shù)轉換器和數(shù)模轉換器89
6.2.2　DSP硬件特性91
6.2.3　信號處理算法92
6.3　GPU處理95
6.4　專用體系結構示例98
6.5　總結99
6.6　習題99
第二部分　處理器體系結構和指令集
第7章　處理器和存儲器體系結構102
7.1　技術要求102
7.2　馮·諾依曼體系結構、哈佛體系結構、改進型哈佛體系結構102
7.2.1　馮·諾依曼體系結構102
7.2.2　哈佛體系結構104
7.2.3　改進型哈佛體系結構104
7.3　物理內(nèi)存和虛擬內(nèi)存105
7.4　分頁虛擬內(nèi)存107
7.4.1　頁面狀態(tài)位109
7.4.2　內(nèi)存池110
7.5　內(nèi)存管理單元111
7.6　總結113
7.7　習題113
第8章　性能提升技術114
8.1　高速緩存114
8.1.1　多級處理器緩存115
8.1.2　靜態(tài)RAM116
8.1.3　一級緩存117
8.1.4　直接映射緩存117
8.1.5　組相聯(lián)映射緩存119
8.1.6　全相聯(lián)映射緩存120
8.1.7　處理器緩存寫策略121
8.1.8　二級緩存和三級緩存122
8.2　指令流水線123
8.2.1　超流水線125
8.2.2　流水線冒險125
8.2.3　微操作和寄存器重命名126
8.2.4　條件分支127
8.3　同時多線程128
8.4　SIMD處理129
8.5　總結129
8.6　習題130
第9章　專用處理器擴展131
9.1　技術要求131
9.2　處理器的特權模式131
9.2.1　中斷和異常處理131
9.2.2　保護環(huán)133
9.2.3　監(jiān)控模式和用戶模式135
9.2.4　系統(tǒng)調用135
9.3　浮點數(shù)運算136
9.3.1　8087浮點協(xié)處理器137
9.3.2　IEEE 754浮點數(shù)標準138
9.4　功耗管理139
9.5　系統(tǒng)安全管理140
9.6　總結142
9.7　習題142
第10章　現(xiàn)代處理器體系結構與指令集143
10.1　技術要求143
10.2　x86體系結構與指令集143
10.2.1　x86寄存器集145
10.2.2　x86尋址方式147
10.2.3　x86指令類別149
10.2.4　x86指令格式152
10.2.5　x86匯編語言153
10.3　x64體系結構與指令集155
10.3.1　x64寄存器集156
10.3.2　x64指令類別和格式156
10.3.3　x64匯編語言157
10.4　32位ARM體系結構與指令集158
10.4.1　ARM寄存器集160
10.4.2　ARM尋址方式161
10.4.3　ARM指令類別162
10.4.4　ARM匯編語言164
10.5　64位ARM體系結構與指令集166
10.6　總結168
10.7　習題169
第11章　RISC-V體系結構與指令集171
11.1　技術要求171
11.2　RISC-V體系結構與功能171
11.3　RISC-V基礎指令集173
11.3.1　計算指令173
11.3.2　控制流指令174
11.3.3　訪存指令174
11.3.4　系統(tǒng)指令175
11.