宇宙高可靠FPGA設(shè)計(jì)技巧

目錄



第1章緒論1

1.1FPGA的發(fā)展歷程2

1.1.1Microsemi公司4

1.1.2Xilinx公司5

1.1.3宇航用FPGA現(xiàn)狀6

1.2宇航用FPGA發(fā)展趨勢8

1.2.1高容量、高密度、高速度、低功耗8

1.2.2高軟件復(fù)用率8

1.2.3高系統(tǒng)集成度8

1.2.4高可靠性8

參考文獻(xiàn)10
第2章反熔絲FPGA芯片技術(shù)11

2.1FPGA基礎(chǔ)技術(shù)介紹11

2.1.1FPGA編程技術(shù)11

2.1.2FPGA邏輯單元14

2.1.3FPGA布線架構(gòu)16

2.2反熔絲FPGA的結(jié)構(gòu)19

2.2.1整體架構(gòu)19

2.2.2布線通道及互連線資源19

2.2.3可編程邏輯單元21

2.2.4I/O模塊21

2.2.5時鐘網(wǎng)絡(luò)23

2.3反熔絲FPGA編程技術(shù)25

2.3.1反熔絲器件25

2.3.2反熔絲編程電壓26

2.3.3反熔絲FPGA編程技術(shù)28

2.3.4比特位流文件介紹28

2.4FPGA器件抗輻照情況30

2.4.1空間輻射環(huán)境概述30

2.4.2電離輻射效應(yīng)31

2.4.3反熔絲FPGA的抗輻照指標(biāo)實(shí)例32

2.5典型設(shè)計(jì)實(shí)例32

參考文獻(xiàn)36
第3章FPGA可靠性設(shè)計(jì)通用技術(shù)38

3.1復(fù)位設(shè)計(jì)38

3.1.1復(fù)位38

3.1.2高電平復(fù)位與低電平復(fù)位41

3.1.3復(fù)位時長設(shè)計(jì)依據(jù)43

3.1.4遠(yuǎn)程遙控復(fù)位44

3.2信號消抖設(shè)計(jì)45

3.2.1抖動的產(chǎn)生45

3.2.2信號抖動的危害45

3.2.3抖動的消除辦法46

3.3可靠性編碼與狀態(tài)機(jī)設(shè)計(jì)47

3.3.1狀態(tài)機(jī)描述方式47

3.3.2狀態(tài)機(jī)編碼方式54

3.3.3格雷碼54

3.3.4獨(dú)熱碼55

3.4亞穩(wěn)態(tài)與競爭冒險(xiǎn)56

3.4.1亞穩(wěn)態(tài)案例及亞穩(wěn)態(tài)發(fā)生的原因57

3.4.2減少亞穩(wěn)態(tài)發(fā)生的措施58

3.4.3競爭冒險(xiǎn)產(chǎn)生原理59

3.4.4競爭冒險(xiǎn)判定方法及解決辦法62

3.5資源優(yōu)化63

3.5.1串并轉(zhuǎn)換63

3.5.2乒乓操作64

3.5.3流水線操作65

3.6時序分析與時序約束基本理論65

3.6.1時序分析基本理論66

3.6.2建立時間、保持時間、傳輸延時、組合邏輯延時67

3.6.3數(shù)據(jù)信號可靠傳輸?shù)臈l件68

3.6.4時序約束及改善時序的辦法69

參考文獻(xiàn)75
第4章抗單粒子翻轉(zhuǎn)技術(shù)76

4.1空間輻照對FPGA的影響76

4.2常用抗單粒子翻轉(zhuǎn)技術(shù)77

4.2.1三模冗余77

4.2.2重配置容錯84

4.2.3編碼容錯88

參考文獻(xiàn)94
第5章FPGA容錯技術(shù)96

5.1FPGA故障檢測與定位97

5.1.1FPGA器件級故障檢測原理97

5.1.2FPGA應(yīng)用過程故障檢測101

5.1.3反熔絲FPGA驗(yàn)證方案102

5.2FPGA容錯與糾錯103

5.2.1EDAC原理及實(shí)現(xiàn)103

5.2.2EDAC編碼模塊106

5.2.3EDAC譯碼模塊106

5.2.4通信糾錯容錯107

5.3冗余備份與仲裁108

5.3.1串并聯(lián)冗余108

5.3.2雙機(jī)熱備份系統(tǒng)111

5.3.3三機(jī)備份系統(tǒng)113

參考文獻(xiàn)115
第6章宇航用FPGA重配置技術(shù)116

6.1FPGA重配置類型及原理116

6.1.1FPGA重配置類型116

6.1.2FPGA重配置原理116

6.1.3局部或遠(yuǎn)程重配置應(yīng)用特點(diǎn)119

6.2FPGA局部重配置120

6.2.1局部重配置設(shè)計(jì)方法120

6.2.2基于模塊化局部重配置實(shí)現(xiàn)121

6.2.3基于EAPR方式局部重配置實(shí)現(xiàn)131

6.3FPGA遠(yuǎn)程重配置138

6.3.1遠(yuǎn)程重配置實(shí)現(xiàn)方式138

6.3.2基于被動模式的遠(yuǎn)程重配置實(shí)現(xiàn)139

6.3.3基于邊界掃描的遠(yuǎn)程重配置實(shí)現(xiàn)140

參考文獻(xiàn)144
第7章高可靠性FPGA的測試145

7.1FPGA測試特性145

7.2FPGA測試流程與方法146

7.2.1測試需求分析147

7.2.2編碼規(guī)則檢查148

7.2.3人工審查151

7.2.4仿真驗(yàn)證151

7.2.5時序驗(yàn)證160

7.2.6邏輯等價性驗(yàn)證165

7.2.7板級確認(rèn)測試170

7.2.8其他類測試171

7.3本章小結(jié)173

參考文獻(xiàn)174