電子設(shè)計(jì)工程實(shí)踐（第2版）

第1章 概述
1．1 EDA技術(shù)
1．2 工程實(shí)踐能力的培養(yǎng)
1．3 電子設(shè)計(jì)工程問題
1．3．1 EMC與抗干擾
1．3．2 可靠性設(shè)計(jì)
1．3．3 可測(cè)性設(shè)計(jì)
1．3．4 故障診斷與排除
第2章 基礎(chǔ)知識(shí)與基本技能
2．1 基本單元電路
2．2 開發(fā)工具
2．3 電子工藝技能
2．4 測(cè)試儀器
第3章 基于微控制器的智能環(huán)境測(cè)控系統(tǒng)設(shè)計(jì)
3．1 硬件設(shè)計(jì)
3．1．1 器件選擇
3．1．2 電路原理圖設(shè)計(jì)
3．2 源代碼開發(fā)
3．2．1 文件組織結(jié)構(gòu)
3．2．2 Source Insight編碼
3．3 詳細(xì)源代碼及其說明
3．3．1 主程序
3．3．2 DSl8820程序
3．3．3 中斷程序
3．3．4 按鍵程序
3．3．5 液晶顯示程序
3．4 調(diào)試與實(shí)現(xiàn)
3．4．1 編譯調(diào)試過程
3．4．2 芯片燒錄
3．4．3 作品功能演示
3．4．4 改進(jìn)美化
3．5 智能環(huán)境控制器設(shè)計(jì)實(shí)例
3．6 小結(jié)
第4章 基于：FPGA的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)
4．1 設(shè)計(jì)要求
4．2 基本原理
4．2．1 FIFO存儲(chǔ)器
4．2．2 UDP協(xié)議
4．3 設(shè)計(jì)方案
4．3．1 發(fā)送部分
4．3．2 接收部分
4．4 設(shè)計(jì)實(shí)現(xiàn)
4．4．1 硬件設(shè)計(jì)
4．4．2 Verilog代碼設(shè)計(jì)
4．5 Chipscope與MATLAB調(diào)試
4．5．1 發(fā)送部分調(diào)試
4．5．2 接收部分調(diào)試
4．6 板級(jí)調(diào)試
4．7 本章小結(jié)
第5章 基于GPS和GSM的放射源監(jiān)控系統(tǒng)設(shè)計(jì)實(shí)例
5．1 總體方案設(shè)計(jì)
5．2 硬件設(shè)計(jì)
5．2．1 模塊主要特性介紹
5．2．2 硬件電路實(shí)現(xiàn)
5．3 軟件設(shè)計(jì)
5．3．1 單片機(jī)軟件部分
5．3．2 Windows端軟件設(shè)計(jì)
5．4 小結(jié)
第6章 電子設(shè)計(jì)競(jìng)賽及獲獎(jiǎng)優(yōu)秀作品實(shí)例
6．1 電子設(shè)計(jì)競(jìng)賽簡介
6．1．1 全國大學(xué)生電子設(shè)計(jì)競(jìng)賽
6．1．2 P國研究生電子設(shè)計(jì)競(jìng)賽
6．2 作品1 LC諧振放大器
6．2．1 賽題要求
6．2．2 全國一等獎(jiǎng)作品
6．3 作品2簡易數(shù)字信號(hào)傳輸性能分析儀
6．3．1 賽題要求
6．3．2 全國一等獎(jiǎng)作品
6．4 作品3數(shù)字頻率計(jì)
6．4．1 賽題要求
6．4．2 全國一等獎(jiǎng)作品
6．5 作品4自適應(yīng)濾波器
6．5．1 賽題要求
6．5．2 全國二等獎(jiǎng)作品
6．6 研究生電子設(shè)計(jì)競(jìng)賽作品
6．6．1 基于GD32的智能光通信定位頭盔
6．6．2 基于ADS-B的無人機(jī)自動(dòng)避讓系統(tǒng)
6．6．3 基于擬態(tài)架構(gòu)的抗攻擊DNS原型系統(tǒng)設(shè)計(jì)與實(shí)驗(yàn)
6．6．4 高精度形變測(cè)量雷達(dá)設(shè)計(jì)與實(shí)現(xiàn)
6．6．5 基于FPGA的SDN網(wǎng)絡(luò)資源優(yōu)化系統(tǒng)
6．6．6 便攜式頻譜監(jiān)測(cè)儀
參考文獻(xiàn)