嵌入式系統(tǒng)軟硬件協(xié)同設計教程（基于Xilinx Zynq-7000）

第1章 緒論
1．1 嵌入式系統(tǒng)的發(fā)展概述
1．1．1 嵌入式系統(tǒng)硬件平臺的發(fā)展
1．1．2 嵌入式系統(tǒng)軟件平臺的發(fā)展
1．2 嵌入式系統(tǒng)的應用
1．2．1 嵌入式系統(tǒng)應用復雜度
1．2．2 嵌入式系統(tǒng)應用領域1
1．3 嵌入式系統(tǒng)軟硬件協(xié)同設計架構1
1．3．1 軟硬件協(xié)同設計方法
1．3．2 軟硬件協(xié)同設計架構-Zynq芯片架構
1．3．3 協(xié)同設計架構的芯片類型
1．4 開發(fā)工具軟件介紹
1．4．1 Vivado集成開發(fā)環(huán)境
1．4．2 其他的集成開發(fā)環(huán)境
本章小結
習題1
第2章 Zynq芯片的體系結構
2．1 Zynq芯片的架構
2．1．1 Arm微處理器內核架構類型
2．1．2 Xilinx的FPGA
2．1．3 Zynq芯片的引腳及信號
2．1．4 PS的I/O端口
2．1．5 Zynq芯片運行的外部條件
2．2 Cortex-A9微處理器核
2．2．1 Armv7架構概述
2．2．2 Cortex-A9核的內部結構
2．2．3 工作模式
2．2．4 寄存器組織
2．3 存儲組織
2．3．1 Zynq芯片的地址特征
2．3．2 110端口的訪問方式
2．3．3 地址分配及片內存儲器
2．3．4 指令及數(shù)據(jù)緩存區(qū)
2．3．5 存儲組織的控制部件
2．4 異常中斷處理機制
2．4．1 異常的種類
2．4．2 異常的進入和退出
2．4．3 Zynq芯片的中斷控制
2．5 Armv7指令集
2．5．1 指令碼格式及條件域
2．5．2 寄存器裝載及存儲類指令
2．5．3 影響狀態(tài)標志位類指令
2．5．4 分支類指令
本章小結
習題2
第3章 總線結構及存儲器接口
3．1 總線的作用及分類
3．1．1 片內總線
3．1．2 板級總線
3．1．3 系統(tǒng)級總線
3．2 AMBA總線規(guī)范
3．2．1 APB總線規(guī)范
3．2．2 AHB總線規(guī)范
3．2．3 AXI總線規(guī)范
3．3 Zynq芯片的總線結構
3．3．1 PS部分的接口連接
3．3．2 芯片內部PS和PL互聯(lián)結構
3．3．3 Zynq芯片的板級總線
3．4 存儲器芯片的接口設計方法
3．4．1 存儲器芯片分類
3．4．2 SROM型存儲器接口設計方法
3．4．3 DRAM型存儲器接口設計方法
3．4．4 NAND Flash型存儲器接口設計方法
3．4．5 DDR型存儲器接口設計方法
3．5 Zynq芯片的外存儲系統(tǒng)設計
3．5．1 SROM型存儲系統(tǒng)設計
3．5．2 4倍-SPI Flash存儲系統(tǒng)設計
3．5．3 DDR存儲系統(tǒng)設計
本章小結
習題3
……
第4章 外設端口及外設部件
第5章 人機接口設計
第6章 軟件平臺的構建
第7章 Linux驅動程序設計
第8章 有線通信網(wǎng)絡接口
第9章 無線通信網(wǎng)絡接口
第10章 軟硬件協(xié)同設計示例
附錄
參考文獻