成像自動(dòng)目標(biāo)識(shí)別的并行化實(shí)現(xiàn)技術(shù)

第1章緒論(1)
1.1成像自動(dòng)目標(biāo)識(shí)別(1)
1.2算法并行化實(shí)現(xiàn)(2)
1.2.1FPGA(2)
1.2.2DSP(5)
1.3基于FPGA的算法加速方法(5)
1.3.1FPGA硬件架構(gòu)設(shè)計(jì)原則(6)
1.3.2算法特性分析原則(7)
1.3.3結(jié)構(gòu)優(yōu)化(8)
1.3.4有限字長(zhǎng)效應(yīng)(10)
第2章圖像增強(qiáng)的并行化實(shí)現(xiàn)(12)
2.1典型圖像增強(qiáng)方法(12)
2.1.1均值濾波(12)
2.1.2中值濾波(12)
2.1.3空間域低通濾波(12)
2.2基于FPGA的中值濾波實(shí)現(xiàn)(13)
2.2.1概述(13)
2.2.2快速中值濾波算法(13)
2.2.3FPGA邏輯結(jié)構(gòu)(14)
2.3基于FPGA的雙線性插值實(shí)現(xiàn)(17)
2.3.1概述(17)
2.3.2雙線性插值算法原理(17)
2.3.3FPGA邏輯結(jié)構(gòu)(18)
參考文獻(xiàn)(19)
第3章圖像配準(zhǔn)與經(jīng)典特征提取算法(21)
3.1基于特征的圖像配準(zhǔn)方法分析(22)
3.2SIFT算法(24)
3.2.1DoG圖像金字塔構(gòu)建(25)
3.2.2特征點(diǎn)檢測(cè)(26)
3.2.3梯度方向與強(qiáng)度計(jì)算(28)
3.2.4SIFT描述向量提取(28)
3.3SURF算法(30)
3.3.1SURF特征點(diǎn)檢測(cè)(31)
3.3.2SURF特征描述矢量的提取(35)
3.3.3OpenSURF算法(36)
3.4BRIEF算法(37)
參考文獻(xiàn)(38)
第4章基于FPGA+DSP硬件架構(gòu)的SIFT算法實(shí)時(shí)實(shí)現(xiàn)(40)
4.1概述(40)
4.2硬件架構(gòu)(41)
4.2.1系統(tǒng)架構(gòu)概述(41)
4.2.2各模塊硬件設(shè)計(jì)(42)
4.2.3SIFT描述向量提取模塊(48)
4.3等效并行度分析(52)
4.3.1需求的等效并行度(52)
4.3.2能達(dá)到的等效并行度(52)
4.4測(cè)試與驗(yàn)證(53)
4.4.1性能驗(yàn)證及結(jié)果分析(54)
4.4.2資源占用率分析(54)
4.5本章小結(jié)(56)
參考文獻(xiàn)(56)
第5章基于單片F(xiàn)PGA的實(shí)時(shí)視覺特征檢測(cè)與匹配系統(tǒng)(60)
5.1概述(60)
5.2硬件架構(gòu)(62)
5.2.1系統(tǒng)架構(gòu)框圖(62)
5.2.2SIFT特征點(diǎn)檢測(cè)模塊(64)
5.2.3BRIEF描述向量提取模塊(67)
5.2.4BRIEF特征存儲(chǔ)模塊(68)
5.2.5BRIEF描述向量匹配模塊(68)
5.3等效并行度分析(70)
5.3.1需求的等效并行度(70)
5.3.2能達(dá)到的等效并行度(71)
5.4實(shí)驗(yàn)與驗(yàn)證(72)
5.4.1性能評(píng)估(72)
5.4.2資源占用率分析(76)
5.5本章小結(jié)(77)
參考文獻(xiàn)(77)
第6章OpenSURF算法的FPGA實(shí)現(xiàn)(81)
6.1FPGA實(shí)現(xiàn)的系統(tǒng)結(jié)構(gòu)(81)
6.2主要模塊的FPGA實(shí)現(xiàn)(83)
6.2.1積分圖像優(yōu)化表示方法及積分圖像生成模塊(83)
6.2.2特征點(diǎn)檢測(cè)模塊(85)
6.2.3積分圖像緩存和特征點(diǎn)讀取優(yōu)化策略(87)
6.2.4特征點(diǎn)主方向分配模塊(90)
6.2.5特征點(diǎn)描述矢量生成模塊(93)
6.3FPGA加速的等效并行度分析(96)
6.3.1需求的等效并行度(96)
6.3.2能達(dá)到的等效并行度(96)
6.4FPGA實(shí)現(xiàn)中的參數(shù)選取(97)
6.4.1Hessian矩陣行列式閾值的設(shè)置(97)
6.4.2特征點(diǎn)檢測(cè)部分采用的檢測(cè)特征點(diǎn)組(98)
6.4.3主方向分配時(shí)最小細(xì)分角度的設(shè)置(99)
6.4.4三角函數(shù)sin和cos值表示位寬的選取(100)
6.5FPGA實(shí)現(xiàn)測(cè)試驗(yàn)證方法(101)
6.5.1仿真驗(yàn)證平臺(tái)設(shè)計(jì)(101)
6.5.2FPGA實(shí)現(xiàn)的結(jié)果(106)
6.6本章小結(jié)(108)
參考文獻(xiàn)(108)
第7章異源圖像融合的并行化實(shí)現(xiàn)(113)
7.1系統(tǒng)總體方案設(shè)計(jì)(114)
7.2基于FPGA的硬件電路設(shè)計(jì)(115)
7.2.1成像系統(tǒng)硬件結(jié)構(gòu)總體設(shè)計(jì)(115)
7.2.2硬件模塊詳細(xì)設(shè)計(jì)(115)
7.3基于EDK的MicroBlaze軟核設(shè)計(jì)(119)
7.3.1MicroBlaze處理器特點(diǎn)分析(119)
7.3.2MicroBlaze的中斷機(jī)制(119)
7.3.3MicroBlaze的總線接口(120)
7.4圖像配準(zhǔn)中SOPC的設(shè)計(jì)(121)
7.4.1Xilinx嵌入式系統(tǒng)開發(fā)工具介紹(121)
7.4.2Xilinx嵌入式系統(tǒng)開發(fā)過(guò)程(121)
7.4.3圖像配準(zhǔn)算法的FPGA設(shè)計(jì)實(shí)現(xiàn)(123)
7.4.4圖像配準(zhǔn)算法流程及FPGA實(shí)現(xiàn)(126)
參考文獻(xiàn)(128)
第8章全景拼接的并行化實(shí)現(xiàn)(132)
8.1概述(132)
8.2全景拼接的并行化實(shí)現(xiàn)(133)
8.2.1系統(tǒng)結(jié)構(gòu)框圖(134)
8.2.2系統(tǒng)硬件平臺(tái)(134)
8.2.3圖像畸變校正和拼接的DSP/FPGA協(xié)同處理(135)
8.2.4并行化實(shí)現(xiàn)(146)
參考文獻(xiàn)(153)