腦機(jī)接口電路與系統(tǒng)

譯者序
作者簡(jiǎn)介
縮略語(yǔ)表
物理量符號(hào)表

第1章引言
1.1腦機(jī)接口：電路與系統(tǒng)
1.2當(dāng)前設(shè)計(jì)實(shí)踐的述評(píng)
1.3研究意義
1.4本書(shū)章節(jié)安排
參考文獻(xiàn)

第2章神經(jīng)信號(hào)調(diào)理電路
2.1概述
2.2高能效神經(jīng)信號(hào)調(diào)理電路
2.3運(yùn)算放大器
2.4實(shí)驗(yàn)結(jié)果
2.5結(jié)論
參考文獻(xiàn)

第3章神經(jīng)信號(hào)量化電路
3.1概述
3.2低功耗ADC結(jié)構(gòu)
3.3ADC構(gòu)建模塊
3.3.1 采樣保持電路
3.3.2 自舉開(kāi)關(guān)電路
3.3.3 運(yùn)算放大器電路
3.3.4 鎖存比較器電路
3.4電壓域SAR A/D轉(zhuǎn)換
3.5電流域SAR A/D轉(zhuǎn)換
3.6時(shí)域兩級(jí)A/D轉(zhuǎn)換
3.7實(shí)驗(yàn)結(jié)果
3.8結(jié)論
參考文獻(xiàn)

第4章神經(jīng)信號(hào)分類(lèi)電路
4.1概述
4.2神經(jīng)尖峰信號(hào)探測(cè)器
4.3神經(jīng)尖峰信號(hào)分類(lèi)器
4.4實(shí)驗(yàn)結(jié)果
4.5結(jié)論
參考文獻(xiàn)

第5章腦機(jī)接口:系統(tǒng)優(yōu)化
5.1概述
5.2電路參數(shù)的理論公式
5.2.1隨機(jī)工藝偏差
5.2.2神經(jīng)記錄接口的噪聲
5.3用于工藝偏差分析的隨機(jī)MNA
5.4用于噪聲分析的隨機(jī)MNA
5.5多通道神經(jīng)記錄界面的單位面積功耗優(yōu)化
5.5.1功耗優(yōu)化
5.5.2單位面積功耗優(yōu)化
5.6實(shí)驗(yàn)結(jié)果
5.7結(jié)論
參考文獻(xiàn)

第6章 結(jié)語(yǔ)
6.1 實(shí)驗(yàn)結(jié)果總結(jié)
6.2 展望

附錄
A.1 功率-噪聲放大器折中
A.2 信號(hào)調(diào)理電路功率
A.3 信號(hào)量化電路功率
A.4 可編程增益SAR ADC的噪聲分析
B.1 MOS晶體管模型不確定性
B.2 電阻和電容模型不確定性
B.3 時(shí)域分析
B.4 參數(shù)提取
B.5 性能函數(shù)糾正
B.6 樣本大小的確定
B.7 頻域分析法
參考文獻(xiàn)