數(shù)字濾波器的MATLAB與FPGA實現(xiàn)：Altera/Verilog版（第2版）

目　　錄＜br/＞第1章 數(shù)字濾波器及FPGA概述 （1）＜br/＞1．1 濾波器概述 （1）＜br/＞1．1．1 濾波器簡介 （1）＜br/＞1．1．2 數(shù)字濾波器的分類 （3）＜br/＞1．1．3 濾波器的特征參數(shù) （4）＜br/＞1．2 FPGA基本知識 （5）＜br/＞1．2．1 FPGA的基本概念及發(fā)展歷程 （5）＜br/＞1．2．2 FPGA的結(jié)構(gòu)和工作原理 （7）＜br/＞1．2．3 IP核的概念 （13）＜br/＞1．3 FPGA在數(shù)字信號處理中的應(yīng)用 （14）＜br/＞1．4 Altera器件簡介 （15）＜br/＞1．5 FPGA信號處理板CRD500 （17）＜br/＞1．5．1 CRD500簡介 （17）＜br/＞1．5．2 CRD500的典型應(yīng)用 （19）＜br/＞1．6 小結(jié) （19）＜br/＞第2章 設(shè)計語言及環(huán)境介紹 （21）＜br/＞2．1 Verilog HDL語言簡介 （21）＜br/＞2．1．1 HDL語言 （21）＜br/＞2．1．2 Verilog HDL簡介和程序結(jié)構(gòu) （22）＜br/＞2．2 FPGA開發(fā)工具及設(shè)計流程 （25）＜br/＞2．2．1 Quartus II開發(fā)套件 （25）＜br/＞2．2．2 ModelSim仿真軟件 （28）＜br/＞2．2．3 FPGA設(shè)計流程 （30）＜br/＞2．3 MATLAB軟件 （32）＜br/＞2．3．1 MATLAB軟件簡介 （32）＜br/＞2．3．2 常用的信號處理函數(shù) （35）＜br/＞2．3．3 濾波器設(shè)計分析工具FDATOOL （42）＜br/＞2．4 MATLAB與Quartus II的聯(lián)合應(yīng)用 （43）＜br/＞2．5 小結(jié) （44）＜br/＞第3章 FPGA實現(xiàn)數(shù)字信號處理基礎(chǔ) （45）＜br/＞3．1 數(shù)的表示 （45）＜br/＞3．1．1 萊布尼茨與二進(jìn)制 （45）＜br/＞3．1．2 定點(diǎn)數(shù)表示法 （46）＜br/＞3．1．3 浮點(diǎn)數(shù)表示法 （48）＜br/＞3．2 FPGA中數(shù)的運(yùn)算 （51）＜br/＞3．2．1 加/減法運(yùn)算 （51）＜br/＞3．2．2 乘法運(yùn)算 （54）＜br/＞3．2．3 除法運(yùn)算 （55）＜br/＞3．2．4 有效數(shù)據(jù)位的計算 （55）＜br/＞3．3 有限字長效應(yīng) （58）＜br/＞3．3．1 字長效應(yīng)的產(chǎn)生因素 （58）＜br/＞3．3．2 A/D轉(zhuǎn)換的字長效應(yīng) （59）＜br/＞3．3．3 數(shù)字濾波器系數(shù)的字長效應(yīng) （60）＜br/＞3．3．4 濾波器運(yùn)算中的字長效應(yīng) （61）＜br/＞3．4 FPGA的常用運(yùn)算模塊 （62）＜br/＞3．4．1 加法器模塊 （62）＜br/＞3．4．2 乘法器模塊 （64）＜br/＞3．4．3 除法器模塊 （67）＜br/＞3．4．4 浮點(diǎn)數(shù)運(yùn)算模塊 （68）＜br/＞3．5 小結(jié) （70）＜br/＞第4章　FIR濾波器的FPGA實現(xiàn) （71）＜br/＞4．1 FIR濾波器的理論基礎(chǔ) （71）＜br/＞4．1．1 線性時不變系統(tǒng) （71）＜br/＞4．1．2 FIR濾波器的原理 （74）＜br/＞4．1．3 FIR濾波器的特性 （74）＜br/＞4．1．4 FIR濾波器的結(jié)構(gòu)形式 （78）＜br/＞4．2 FIR濾波器的設(shè)計方法 （83）＜br/＞4．2．1 窗函數(shù)法 （83）＜br/＞4．2．2 頻率取樣法 （85）＜br/＞4．2．3 最優(yōu)設(shè)計方法 （85）＜br/＞4．3 FIR濾波器的MATLAB設(shè)計 （86）＜br/＞4．3．1 采用fir1函數(shù)設(shè)計 （86）＜br/＞4．3．2 采用kaiserord函數(shù)設(shè)計 （92）＜br/＞4．3．3 采用fir2函數(shù)設(shè)計 （93）＜br/＞4．3．4 采用firpm函數(shù)設(shè)計 （94）＜br/＞4．3．5 采用FDATOOL設(shè)計濾波器 （96）＜br/＞4．4 FIR濾波器的FPGA實現(xiàn) （98）＜br/＞4．4．1 濾波器系數(shù)的量化 （98）＜br/＞4．4．2 串行FIR濾波器的FPGA實現(xiàn) （100）＜br/＞4．4．3 并行FIR濾波器的FPGA實現(xiàn) （107）＜br/＞4．4．4 分布式FIR濾波器的FPGA實現(xiàn) （110）＜br/＞4．4．5 采用FIR核實現(xiàn) （112）＜br/＞4．4．6 不同結(jié)構(gòu)FIR濾波器的性能對比分析 （115）＜br/＞4．5 FIR濾波器的板載測試 （116）＜br/＞4．5．1 硬件接口電路 （116）＜br/＞4．5．2 板載測試程序 （116）＜br/＞4．5．3 板載測試驗證 （121）＜br/＞4．6 小結(jié) （122）＜br/＞第5章 IIR濾波器的FPGA實現(xiàn) （125）＜br/＞5．1 IIR濾波器的理論基礎(chǔ) （125）＜br/＞5．1．1 IIR濾波器的原理及特性 （125）＜br/＞5．1．2 IIR濾波器的結(jié)構(gòu)形式 （126）＜br/＞5．1．3 IIR濾波器與FIR濾波器的比較 （128）＜br/＞5．2 IIR濾波器的設(shè)計方法 （129）＜br/＞5．2．1 幾種典型的模擬濾波器 （129）＜br/＞5．2．2 原型轉(zhuǎn)換設(shè)計法 （131）＜br/＞5．2．3 直接設(shè)計法 （132）＜br/＞5．3 IIR濾波器的MATLAB設(shè)計 （133）＜br/＞5．3．1 采用butter函數(shù)設(shè)計濾波器 （133）＜br/＞5．3．2 采用cheby1函數(shù)設(shè)計濾波器 （134）＜br/＞5．3．3 采用cheby2函數(shù)設(shè)計濾波器 （135）＜br/＞5．3．4 采用ellip函數(shù)設(shè)計濾波器 （135）＜br/＞5．3．5 采用yulewalk函數(shù)設(shè)計濾波器 （136）＜br/＞5．3．6 幾種設(shè)計函數(shù)的比較 （136）＜br/＞5．3．7 采用FDATOOL設(shè)計濾波器 （138）＜br/＞5．4 IIR濾波器的FPGA實現(xiàn) （139）＜br/＞5．4．1 直接型IIR濾波器的系數(shù)及運(yùn)算字長 （139）＜br/＞5．4．2 直接型IIR濾波器的FPGA實現(xiàn) （143）＜br/＞5．4．3 直接型IIR濾波器FPGA實現(xiàn)后的測試仿真 （149）＜br/＞5．4．4 級聯(lián)型IIR濾波器的系數(shù) （154）＜br/＞5．4．5 級聯(lián)型IIR濾波器的FPGA實現(xiàn) （156）＜br/＞5．4．6 級聯(lián)型IIR濾波器FPGA實現(xiàn)后的測試仿真 （164）＜br/＞5．5 IIR濾波器的板載測試 （165）＜br/＞5．5．1 板載測試硬件接口電路 （165）＜br/＞5．5．2 板載測試程序 （166）＜br/＞5．5．3 板載測試驗證 （169）＜br/＞5．6 小結(jié) （170）＜br/＞第6章 多速率濾波器的FPGA實現(xiàn) （171）＜br/＞6．1 多速率信號處理基礎(chǔ)知識 （171）＜br/＞6．1．1 多速率信號處理的概念及作用 （171）＜br/＞6．1．2 多速率信號處理的一般步驟 （172）＜br/＞6．1．3 軟件無線電中的多速率信號處理 （173）＜br/＞6．2 抽取與內(nèi)插處理 （174）＜br/＞6．2．1 整數(shù)倍抽取 （174）＜br/＞6．2．2 整數(shù)倍內(nèi)插 （176）＜br/＞6．2．3 比值為有理數(shù)的速率轉(zhuǎn)換 （178）＜br/＞6．3 CIC濾波器 （178）＜br/＞6．3．1 CIC濾波器的原理 （179）＜br/＞6．3．2 CIC濾波器的應(yīng)用條件 （181）＜br/＞6．3．3 單級CIC濾波器的FPGA實現(xiàn) （183）＜br/＞6．3．4 多級CIC濾波器的FPGA實現(xiàn) （185）＜br/＞6．3．5 CIC濾波器IP核的使用 （192）＜br/＞6．4 半帶濾波器 （195）＜br/＞6．4．1 半帶濾波器的原理 （195）＜br/＞6．4．2 半帶濾波器的MATLAB設(shè)計 （195）＜br/＞6．4．3 多級半帶濾波器的設(shè)計 （198）＜br/＞6．4．4 多級半帶濾波器的FPGA實現(xiàn) （200）＜br/＞6．5 多相分解技術(shù) （207）＜br/＞6．5．1 多相分解技術(shù)的一般概念 （207）＜br/＞6．5．2 整數(shù)倍抽取濾波器的多相結(jié)構(gòu) （208）＜br/＞6．6 多速率濾波器的板載測試 （211）＜br/＞6．6．1 硬件接口電路 （211）＜br/＞6．6．2 板載測試程序 （212）＜br/＞6．6．3 板載測試驗證 （214）＜br/＞6．7 小結(jié) （215）＜br/＞第7章　自適應(yīng)濾波器的FPGA實現(xiàn) （217）＜br/＞7．1 自適應(yīng)濾波器簡介 （217）＜br/＞7．1．1 自適應(yīng)濾波器的概念 （217）＜br/＞7．1．2 自適應(yīng)濾波器的應(yīng)用 （218）＜br/＞7．1．3 自適應(yīng)算法的一般原理 （220）＜br/＞7．2 LMS算法 （222）＜br/＞7．2．1 LMS算法的原理 （222）＜br/＞7．2．2 LMS算法的實現(xiàn)結(jié)構(gòu) （223）＜br/＞7．2．3 LMS算法的字長效應(yīng) （224）＜br/＞7．2．4 符號LMS算法原理 （225）＜br/＞7．2．5 LMS算法的MATLAB仿真 （226）＜br/＞7．3 自適應(yīng)線性濾波器的FPGA實現(xiàn) （230）＜br/＞7．3．1 自適應(yīng)線性濾波器的原理 （230）＜br/＞7．3．2 利用線性濾波器實現(xiàn)通道失配校正 （231）＜br/＞7．3．3 校正算法的MATLAB仿真 （231）＜br/＞7．3．4 校正算法的Verilog HDL實現(xiàn) （234）＜br/＞7．3．5 FPGA實現(xiàn)后的仿真測試 （238）＜br/＞7．4 自適應(yīng)均衡器的FPGA實現(xiàn) （239）＜br/＞7．4．1 自適應(yīng)均衡器的原理 （239）＜br/＞7．4．2 自適應(yīng)均衡器的MATLAB仿真 （240）＜br/＞7．4．3 自適應(yīng)均衡器的Verilog HDL實現(xiàn) （243）＜br/＞7．4．4 FPGA實現(xiàn)后的仿真測試 （247）＜br/＞7．5 自適應(yīng)天線陣的FPGA實現(xiàn) （248）＜br/＞7．5．1 自適應(yīng)天線陣的概念及原理 （248）＜br/＞7．5．2 自適應(yīng)天線陣的MATLAB仿真 （251）＜br/＞7．5．3 自適應(yīng)天線陣的Verilog HDL實現(xiàn) （253）＜br/＞7．5．4 FPGA實現(xiàn)后的仿真測試 （257）＜br/＞7．6 自適應(yīng)陷波器的FPGA實現(xiàn) （258）＜br/＞7．6．1 自適應(yīng)陷波器原理 （258）＜br/＞7．6．2 自適應(yīng)陷波器的MATLAB仿真 （259）＜br/＞7．6．3 自適應(yīng)陷波器的Verilog HDL實現(xiàn) （262）＜br/＞7．6．4 FPGA實現(xiàn)后的仿真測試 （266）＜br/＞7．7 自適應(yīng)陷波器的板載測試 （267）＜br/＞7．7．1 硬件接口電路 （267）＜br/＞7．7．2 板載測試程序 （267）＜br/＞7．7．3 板載測試驗證 （272）＜br/＞7．8 小結(jié) （273）＜br/＞第8章 變換域濾波器的FPGA實現(xiàn) （275）＜br/＞8．1 變換域濾波器簡介 （275）＜br/＞8．2 快速傅里葉變換 （276）＜br/＞8．2．1 離散傅里葉變換 （276）＜br/＞8．2．2 DFT存在的問題 （277）＜br/＞8．2．3 FFT算法的基本思想 （279）＜br/＞8．2．4 FFT算法的MATLAB仿真 （280）＜br/＞8．3 FFT核的使用 （281）＜br/＞8．3．1 FFT核簡介 （281）＜br/＞8．3．2 FFT核的接口及時序 （283）＜br/＞8．4 頻域濾波器的原理及MATLAB仿真 （284）＜br/＞8．4．1 抗窄帶干擾濾波器的原理 （284）＜br/＞8．4．2 檢測門限的選取 （285）＜br/＞8．4．3 頻域濾波器的MATLAB仿真 （286）＜br/＞8．5 頻域濾波器的FPGA實現(xiàn) （289）＜br/＞8．5．1 FPGA實現(xiàn)的總體結(jié)構(gòu)設(shè)計 （289）＜br/＞8．5．2 速率變換模塊的設(shè)計與實現(xiàn) （290）＜br/＞8．5．3 FFT及濾波設(shè)計與實現(xiàn) （295）＜br/＞8．5．4 IFFT及數(shù)據(jù)輸出設(shè)計與實現(xiàn) （300）＜br/＞8．5．5 頂層文件設(shè)計及實現(xiàn) （304）＜br/＞8．5．6 FPGA實現(xiàn)后的仿真測試 （306）＜br/＞8．6 頻域濾波器的板載測試 （307）＜br/＞8．6．1 硬件接口電路 （307）＜br/＞8．6．2 板載測試程序 （307）＜br/＞8．6．3 板載測試驗證 （311）＜br/＞8．7 小結(jié) （312）＜br/＞第9章 DPSK解調(diào)系統(tǒng)的FPGA實現(xiàn) （313）＜br/＞9．1 數(shù)字接收機(jī)的一般原理 （313）＜br/＞9．1．1 通用數(shù)字接收機(jī)處理平臺 （313）＜br/＞9．1．2 基本調(diào)制/解調(diào)技術(shù) （314）＜br/＞9．1．3 改進(jìn)的數(shù)字調(diào)制/解調(diào)技術(shù) （316）＜br/＞9．2 DPSK調(diào)制/解調(diào)原理 （317）＜br/＞9．2．1 DPSK調(diào)制原理及信號特征 （317）＜br/＞9．2．2 DPSK信號的MATLAB仿真 （319）＜br/＞9．2．3 DPSK解調(diào)原理 （321）＜br/＞9．3 DPSK解調(diào)參數(shù)設(shè)計 （324）＜br/＞9．3．1 數(shù)字下變頻器的設(shè)計 （324）＜br/＞9．3．2 低通濾波器的設(shè)計 （325）＜br/＞9．3．3 數(shù)字鑒相器的設(shè)計 （327）＜br/＞9．3．4 環(huán)路濾波器的設(shè)計 （327）＜br/＞9．3．5 載波同步環(huán)設(shè)計的一般步驟 （329）＜br/＞9．4 Costas環(huán)的FPGA實現(xiàn) （331）＜br/＞9．4．1 頂層模塊的Verilog HDL實現(xiàn) （331）＜br/＞9．4．2 鑒相器及環(huán)路濾波器的Verilog HDL實現(xiàn) （333）＜br/＞9．4．3 Costas環(huán)實現(xiàn)后的仿真測試 （335）＜br/＞9．5 Costas環(huán)的板載測試 （336）＜br/＞9．5．1 硬件接口電路 （336）＜br/＞9．5．2 板載測試程序 （337）＜br/＞9．5．3 板載測試驗證 （339）＜br/＞9．6 小結(jié) （340）＜br/＞參考文獻(xiàn) （341）