CMOS集成電路單粒子效應的建模與加固

第一章 緒論
1．1 背景
1．1．1 抗輻照集成電路的應用需求
1．1．2 輻射環(huán)境
1．1．3 電離輻射效應
1．2 單粒子效應的研究現(xiàn)狀
1．2．1 機理的研究
1．2．2 建模和模擬技術的研究
1．2．3 加固方法的研究
1．2．4 超深亞微米工藝下單粒子效應的新特點
1．3 本章小節(jié)
第二章 基于PD SOI工藝的抗輻照SRAM設計
2．1 介紹
2．2 SOI器件的結構特點
2．3 SOI SRAM設計
2．3．1 電路設計
2．3．2 版圖
2．3．3 模擬驗證及特征化
2．4 抗輻照加固設計
2．4．1 SOI器件中的輻射損傷
2．4．2 抗輻照加固設計
2．5 SRAM的流片及測試
2．6 本章小結
第三章 基于商用體硅工藝的RHBD SRAM設計
3．1 典型6管SRAM單元的翻轉過程
3．2 加固存儲單元概述
3．2．1 加固存儲單元設計的基本原理
3．2．2 已有的加固存儲單元設計
3．3 LPRH存儲單元
3．3．1 電路結構
3．3．2 正常操作
3．3．3 翻轉后的恢復
3．3．4 模擬和比較
3．4 DIcE存儲單元
3．4．1 電路設計
3．4．2 DICE單元的模擬
3．5 基于DIcE單元的sRAM加固設計
3．5．1 基于DICE單元SRAM中的SEU敏感環(huán)節(jié)
3．5．2 基于DIcE單元存儲器的再加固方法
3．5．3 加固效果的模擬分析
3．5．4 加固SRAM的設計與實現(xiàn)
3．6 本章小結
第四章 電荷共享及加固存儲單元中的多節(jié)點翻轉
4．1 介紹
4．2 模擬的流程和設置
4．3 電荷共享的模擬
4．4 加固單元中的MNu模擬
4．4．1 ROCK單元中的MNU
4．4．2 其他加固存儲單元中的MNU
4．5 電荷共享和MNU的加固方法
4．5．1 電荷共享加固方法
4．5．2 在ROCK單元中的應用效果
4．6 本章小結
第五章 電荷共享與深阱摻雜的關系
5．1 模擬設置
5．2 模擬結果及分析
5．3 討論
5．3．1 對電荷產(chǎn)生的影響
5．3．2 對PMOS電荷共享的影響
5．3．3 對NMOS電荷共享的影響
5．4 本章小結
第六章 超深亞微米工藝下電路級SET脈沖的耦合注入
6．1 介紹
6．2 SET的基本概念
6．3 SET脈沖的建模
6．3．1 耦合的和獨立的SET脈沖建模方法
6．3．2 與電路響應耦合的電荷收集
6．4 基于LUT的SET的耦合模型
6．4．1 瞬時電流和電壓的關系
6．4．2 IHI的建模
6．4．3 LUT的構造
6．5 SPICE中的實現(xiàn)
6．5．1 在SPICE中加入二維LUT電流源器件
6．5．2 使用二維LUT電流源的SPICE模擬
6．6 本章小結
第七章 SET重匯聚及對SER評估的影響
7．1 sET軟錯誤率分析的數(shù)學模型
7．1．1 基本定義和假設
7．1．2 輸入向量
7．1．3 原始錯誤生成
7．1．4 邏輯屏蔽計算
7．1．5 電氣屏蔽計算
7．1．6 基于概率的鎖存窗口屏蔽計算
7．2 重匯聚發(fā)生概率統(tǒng)計
7．3 重匯聚與SER評估
7．3．1 對脈沖形狀的影響
7．3．2 SER的模擬評估方法
7．3．3 重匯聚帶來的SER計算誤差
7．4 本章小結
第八章 MMAT：基于混合隨機模擬的重匯聚分析方法
8．1 引 言
8．2 基于Verilog門級網(wǎng)表的邏輯級模擬方法
8．3 基于分段線性的單SET脈沖傳播的模擬方法
8．3．1 基本算法描述
8．3．2 模擬算法與HsPIcE的模擬結果比較
8．4 基于全精度SPICE模擬的重匯聚分析技術
8．5 MMAT軟錯誤率分析工具實現(xiàn)
8．6 MMAT計算結果及分析
8．6．1 MMAT計算結果與全SPICE模擬的比較
8．6．2 MMAT計算結果與SERA比較
8．7 本章小結
第九章 SERAR：符號化的SET重匯聚分析方法
9．1 介紹
9．2 SET單脈沖傳播的符號化模型
9．3 SET重匯聚的符號化分析技術
9．3．1 2輸入邏輯門的重匯聚分析
9．3．2 N輸入邏輯門上的重匯聚分析
9．4 SERAR的實現(xiàn)
9．5 實驗與比較
9．5．1 實驗條件設置
9．5．2 軟錯誤結果
9．5．3 時間空間代價及分析
9．6 本章小結
第十章 總結與展望
縮略語
參考文獻