Cadence 17.2電路設(shè)計與仿真從入門到精通

前言
第1章 Cadence概述
1．1 Cadence簡介
1．1．1 Cadence特點
1．1．2 Cadence新功能
1．2 Cadence軟件的安裝
1．3 電路板總體設(shè)計流程
1．4 Cadence SPB 17．2的啟動
1．4．1 原理圖開發(fā)環(huán)境
1．4．2 印制板電路的開發(fā)環(huán)境
1．4．3 信號分析環(huán)境
1．4．4 仿真編輯環(huán)境
1．4．5 編程編輯環(huán)境
第2章 原理圖設(shè)計概述
2．1 電路設(shè)計的概念
2．2 原理圖功能簡介
2．3 原理圖設(shè)計平臺
2．4 Design Entry CIS原理圖圖形界面
2．4．1 OrCAD Capture CIS界面簡介
2．4．2 項目管理器
2．4．3 菜單欄
2．4．4 工具欄
2．5 Design Entry HDL原理圖圖形界面
2．5．1 OrCAD Capture HDL界面簡介
2．5．2 OrCAD Capture HDL特性
2．5．3 項目管理器
2．5．4 菜單欄
2．5．5 工具欄
第3章 原理圖編輯環(huán)境
3．1 電路原理圖的設(shè)計步驟
3．2 原理圖類型簡介
3．3 文件管理系統(tǒng)
3．3．1 新建文件
3．3．2 保存文件
3．3．3 打開文件
3．3．4 刪除文件
3．3．5 重命名文件
3．3．6 移動文件
3．3．7 更改文件類型
3．4 配置系統(tǒng)屬性
3．4．1 顏色設(shè)置
3．4．2 格點屬性
3．4．3 設(shè)置縮放窗口
3．4．4 選取模式
3．4．5 雜項
3．4．6 文字編輯
3．4．7 電路板仿真
3．5 設(shè)置設(shè)計環(huán)境
3．5．1 字體的設(shè)置
3．5．2 標題欄的設(shè)置
3．5．3 頁面尺寸的設(shè)置
3．5．4 網(wǎng)格屬性
3．5．5 層次圖參數(shù)的設(shè)置
3．5．6 SDT兼容性的設(shè)置
3．6 原理圖頁屬性設(shè)置
3．7 視圖操作
3．7．1 窗口顯示
3．7．2 圖紙顯示
第4章 原理圖設(shè)計基礎(chǔ)
4．1 原理圖分類
4．2 原理圖設(shè)計的一般流程
4．3 原理圖的組成
4．4 原理圖圖紙設(shè)置
4．5 加載元器件庫
4．5．1 元器件庫的分類
4．5．2 打開“Place Part（放置元件）”面板
4．5．3 加載和卸載元器件庫
4．6 放置元器件
4．6．1 搜索元器件
4．6．2 元器件操作
4．6．3 放置元器件
4．6．4 調(diào)整元器件位置
4．6．5 元器件的復(fù)制和刪除
4．6．6 元器件的固定
4．7 元器件的屬性設(shè)置
4．7．1 屬性設(shè)置
4．7．2 參數(shù)設(shè)置
4．7．3 編輯元件外觀
4．8 原理圖連接工具
4．9 元器件的電氣連接
4．9．1 導(dǎo)線的繪制
4．9．2 總線的繪制
4．9．3 總線分支線的繪制
4．9．4 自動連線
4．9．5 放置手動連接
4．9．6 放置電源符號
4．9．7 放置接地符號
4．9．8 放置網(wǎng)絡(luò)標簽
4．9．9 放置不連接符號
4．10 操作實例
4．10．1 實用門鈴電路設(shè)計
4．10．2 看門狗電路設(shè)計
4．10．3 定時開關(guān)電路設(shè)計
4．10．4 A D轉(zhuǎn)換電路設(shè)計
第5章 原理圖的繪制
5．1 繪圖工具
5．1．1 繪制直線
5．1．2 繪制多段線
5．1．3 繪制矩形
5．1．4 繪制橢圓
5．1．5 繪制橢圓弧
5．1．6 繪制圓弧
5．1．7 繪制貝塞爾曲線
5．1．8 放置文本
5．1．9 放置圖片
5．2 標題欄的設(shè)置
5．3 原理圖庫
5．3．1 新建庫文件
5．3．2 加載庫文件
5．3．3 繪制庫元件
5．3．4 繪制含有子部件的庫元件
5．4 操作實例
5．4．1 音樂閃光燈電路
5．4．2 時鐘電路
第6章 原理圖的后續(xù)處理
6．1 元器件的常用操作
6．1．1 查找
6．1．2 替換
6．1．3 定位
6．1．4 建立壓縮文檔
6．2 差分對的建立
6．3 信號屬性
6．3．1 網(wǎng)絡(luò)分配屬性
6．3．2 Footprint屬性
6．3．3 Room屬性
6．4 電路圖的檢查
6．5 設(shè)計規(guī)則檢查
6．6 元器件編號管理
6．6．1 自動編號
6．6．2 反向標注
6．7 自動更新屬性
6．8 報表輸出
6．8．1 生成網(wǎng)絡(luò)表
6．8．2 元器件報表
6．8．3 交叉引用元件報表
6．8．4 屬性參數(shù)文件
6．9 打印輸出
6．9．1 設(shè)置打印屬性
6．9．2 打印區(qū)域
6．9．3 打印預(yù)覽
6．9．4 打印
6．10 操作實例
6．10．1 模擬電路設(shè)計
6．10．2 晶體管電路圖設(shè)計
6．10．3 時鐘電路設(shè)計
第7章 高級原理圖設(shè)計
7．1 高級原理圖設(shè)計
7．2 平坦式電路
7．2．1 平坦式電路圖特點
7．2．2 平坦式電路圖結(jié)構(gòu)
7．3 層次式電路
7．3．1 層次式電路圖特點
7．3．2 層次式電路圖結(jié)構(gòu)
7．3．3 層次式電路圖分類
7．4 圖紙的電氣連接
7．4．1 放置電路端口
7．4．2 放置頁間連接符
7．4．3 放置圖表符
7．4．4 放置圖紙入口
7．5 層次電路的設(shè)計方法
7．5．1 自上而下的層次原理圖設(shè)計
7．5．2 自下而上的層次原理圖設(shè)計
7．6 操作實例
7．6．1 過零調(diào)功電路
7．6．2 自上而下繪制單片機多通道電路
7．6．3 自下而上繪制單片機多通道電路
第8章 創(chuàng)建元器件庫
8．1 原理圖元器件庫編輯器
8．1．1 啟動Library Explorer
8．1．2 Library Explorer圖形界面
8．1．3 新建庫文件
8．1．4 導(dǎo)入庫文件
8．1．5 新建庫元件
8．2 元器件編輯器
8．2．1 庫元器件編輯器
8．2．2 封裝編輯
8．2．3 元器件符號編輯
8．2．4 加載元器件封裝
8．2．5 編譯元器件
8．3 元器件編輯器環(huán)境設(shè)置
8．4 元器件的創(chuàng)建
8．4．1 創(chuàng)建封裝
8．4．2 創(chuàng)建管腳
第9章 創(chuàng)建PCB封裝庫
9．1 封裝的基本概念
9．1．1 常用封裝介紹
9．1．2 封裝文件
9．2 元器件封裝概述
9．3 常用元器件的封裝介紹
9．3．1 分立元器件的封裝
9．3．2 集成電路的封裝
9．4 Allegro Package圖形界面
9．4．1 標題欄
9．4．2 菜單欄
9．4．3 工具欄
9．4．4 視圖
9．5 設(shè)置工作環(huán)境
9．6 元器件的封裝設(shè)計
9．6．1 使用向?qū)Ы⒎庋b零件
9．6．2 手動建立零件封裝
9．7 焊盤的概述
9．7．1 焊盤的基本概念
9．7．2 焊盤設(shè)計原則
9．8 Pad Designer圖形編輯器
9．8．1 菜單欄
9．8．2 工作區(qū)
9．9 焊盤設(shè)計
9．9．1 鉆孔焊盤
9．9．2 熱風(fēng)焊盤設(shè)計
9．9．3 貼片焊盤設(shè)計
9．10 過孔設(shè)計
9．10．1 通孔設(shè)計
9．10．2 盲孔設(shè)計
9．10．3 埋孔設(shè)計
9．11 報表文件
9．12 操作實例
9．12．1 正方形有鉆孔焊盤
9．12．2 圓形有鉆孔焊盤
9．12．3 橢圓形有鉆孔焊盤
第10章 Allegro PCB 設(shè)計平臺
10．1 PCB編輯器界面簡介
10．1．1 標題欄
10．1．2 菜單欄
10．1．3 工具欄
10．1．4 控制面板
10．1．5 視窗
10．1．6 狀態(tài)欄
10．1．7 命令窗口
10．1．8 工作區(qū)
10．2 文件管理系統(tǒng)
10．2．1 新建文件
10．2．2 打開文件
10．2．3 保存文件
10．2．4 打印文件
10．3 參數(shù)設(shè)置
10．3．1 設(shè)計參數(shù)設(shè)置
10．3．2 設(shè)置子集選項
10．3．3 設(shè)置盲孔屬性
10．4 信息顯示
10．5 用戶屬性設(shè)置
10．6 快捷操作
10．6．1 視圖顯示
10．6．2 Script功能
10．6．3 Strokes功能
第11章 PCB設(shè)計基礎(chǔ)
11．1 印制電路板概述
11．1．1 印制電路板的概念
11．1．2 PCB設(shè)計流程
11．1．3 文件類型
11．1．4 印制電路板設(shè)計的基本原則
11．2 建立電路板文件
11．2．1 使用向?qū)?chuàng)建電路板
11．2．2 手動創(chuàng)建電路板
11．3 電路板物理結(jié)構(gòu)及環(huán)境參數(shù)設(shè)置
11．3．1 圖紙參數(shù)設(shè)置
11．3．2 電路板的物理邊界
11．3．3 編輯物理邊界
11．3．4 放置定位孔
11．3．5 設(shè)定層面
11．3．6 設(shè)置柵格
11．3．7 顏色設(shè)置
11．3．8 板約束區(qū)域
11．4 在PCB文件中導(dǎo)入原理圖網(wǎng)絡(luò)表信息
11．5 元件布局屬性
11．5．1 添加Room屬性
11．5．2 添加Place_Tag屬性
11．6 擺放封裝元件
11．6．1 元件的手工擺放
11．6．2 元件的快速擺放
11．7 PCB編輯環(huán)境顯示
11．7．1 飛線的顯示
11．7．2 對象的交換
11．8 布局
11．8．1 自動布局
11．8．2 交互式布局
11．9 PCB編輯器的編輯功能
11．9．1 對象的選取和取消選取
11．9．2 對象的移動
11．9．3 對象的刪除
11．9．4 對象的復(fù)制
11．9．5 對象的鏡像
11．9．6 對象的旋轉(zhuǎn)
11．9．7 文字的調(diào)整
11．9．8 元件的鎖定與解鎖
11．10 回編
11．11 3D效果圖
11．12 操作實例
11．12．1 創(chuàng)建電路板
11．12．2 導(dǎo)入原理圖網(wǎng)絡(luò)表信息
11．12．3 圖紙參數(shù)設(shè)置
11．12．4 電路板的物理邊界
11．12．5 放置定位孔
11．12．6 放置工作格點
11．12．7 電路板的電氣邊界
11．12．8 編輯元件屬性
11．12．9 擺放元件
11．12．10 元件布局
11．12．11 3D效果圖
第12章 印制電路板設(shè)計
12．1 PCB設(shè)計規(guī)則
12．1．1 設(shè)置電氣規(guī)則
12．1．2 設(shè)置間距規(guī)則
12．1．3 設(shè)置物理規(guī)則
12．1．4 設(shè)置其他設(shè)計規(guī)則
12．2 覆銅
12．2．1 覆銅分類
12．2．2 覆銅區(qū)域
12．2．3 覆銅參數(shù)設(shè)置
12．2．4 為平面層繪制覆銅區(qū)域
12．3 分割平面
12．3．1 使用Anti Etch方法分割平面
12．3．2 使用添加多邊形的方法進行分割平面
12．4 布線
12．4．1 設(shè)置柵格
12．4．2 手動布線
12．4．3 扇出
12．4．4 群組布線
12．4．5 設(shè)置自動布線的規(guī)則
12．4．6 自動布線
12．4．7 PCB Router布線器
12．5 補淚滴
12．6 操作實例
12．6．1 時鐘電路
12．6．2 電磁兼容電路
第13章 電路板的后期處理
13．1 電路板的報表輸出
13．1．1 生成元件報告
13．1．2 生成元件清單報表
13．1．3 生成元件管腳信息報告
13．1．4 生成網(wǎng)絡(luò)表報告
13．1．5 生成符號管腳報告
13．2 元件標號重命名
13．2．1 分配元件序號
13．2．2 自動重命名元件標號
13．2．3 手動重命名元件標號
13．3 DFA檢查
13．4 測試點的生成
13．4．1 自動加入測試點
13．4．2 建立測試夾具鉆孔文件
13．4．3 修改測試點
13．5 標注尺寸
13．5．1 尺寸樣式
13．5．2 標注尺寸
13．5．3 編輯尺寸標注
13．6 絲印層調(diào)整
13．7 制造數(shù)據(jù)的輸出
13．8 鉆孔數(shù)據(jù)
13．9 元件封裝符號的更新
13．10 技術(shù)文件
13．10．1 輸出技術(shù)文件
13．10．2 查看技術(shù)文件
13．10．3 導(dǎo)入技術(shù)文件
13．11 env文件的修改操作
13．12 操作實例
第14章 仿真電路原理圖設(shè)計
14．1 電路仿真的基本概念
14．2 電路仿真的基本方法
14．2．1 仿真原理圖文件
14．2．2 仿真原理圖電路
14．2．3 建立仿真描述文件
14．3 仿真分析類型
14．3．1 直流掃描分析（DC Sweep）
14．3．2 交流分析
14．3．3 噪聲分析（Noise Analysis）
14．3．4 瞬態(tài)分析［Time Domain（Transient）]
14．3．5 傅里葉分析［Time Domain（Transient）］
14．3．6 靜態(tài)工作點分析（Bias Point）
14．3．7 蒙托卡羅分析（Monte Carlo Analysis）
14．3．8 最壞情況分析
14．3．9 參數(shù)分析（Parameter Sweep）
14．3．10 溫度分析（Temperature Sweep）
14．4 獨立激勵信號源
14．4．1 直流激勵信號源
14．4．2 正弦激勵信號源
14．4．3 脈沖激勵信號源
14．4．4 分段線性激勵信號源
14．4．5 指數(shù)激勵信號源
14．4．6 調(diào)頻激勵信號源
14．5 數(shù)字信號源
14．5．1 時鐘型信號源
14．5．2 基本型信號源
14．5．3 文件型激勵信號源
14．5．4 圖形編輯型激勵信號源
14．6 特殊仿真元器件的參數(shù)設(shè)置
14．6．1 IC符號
14．6．2 NODESET符號
14．6．3 電容、電感初始值的設(shè)置
14．7 仿真元器件的參數(shù)設(shè)置
第15章 仿真電路板設(shè)計
15．1 電路板仿真概述
15．2 電路板仿真步驟
15．3 IBIS模型的轉(zhuǎn)化
15．3．1 Model Integrity界面簡介
15．3．2 IBIS to DML轉(zhuǎn)換器
15．3．3 解析的IBIS文件結(jié)果
15．3．4 在Model Integrity中仿真IOCell模型
15．3．5 Espice to Spice轉(zhuǎn)換器
15．4 PCB仿真圖形界面
15．5 提取網(wǎng)絡(luò)拓撲結(jié)構(gòu)
15．5．1 設(shè)置疊層
15．5．2 直流電壓值的設(shè)置
15．5．3 DML模型庫的加載
15．5．4 模型分配
15．5．5 網(wǎng)絡(luò)拓撲結(jié)構(gòu)屬性設(shè)置
15．5．6 提取網(wǎng)絡(luò)拓撲結(jié)構(gòu)
15．6 SigXplorer圖形編輯界面
15．7 PCB前仿真
15．7．1 設(shè)置仿真參數(shù)
15．7．2 設(shè)置激勵源
15．7．3 執(zhí)行仿真
15．7．4 分析仿真結(jié)果
15．8 給拓撲加約束
15．8．1 掃描運行參數(shù)
15．8．2 添加、編輯拓撲約束
15．8．3 將拓撲結(jié)構(gòu)賦給相應(yīng)的網(wǎng)絡(luò)
15．9 后仿真
附錄
附錄1 PADS格式向Allegro格式的轉(zhuǎn)換
附錄2 DXF格式向Allegro格式的轉(zhuǎn)換