Cadence高速電路板設計與仿真：信號與電源完整性分析（第6版）

第1章 高速PCB設計知識\t＜br/＞ 1．1 課程內(nèi)容\t＜br/＞ 1．2 高速PCB設計的基本概念\t＜br/＞ 1．3 PCB設計前的準備工作\t＜br/＞ 1．4 高速PCB布線\t＜br/＞ 1．5 布線后信號完整性仿真\t＜br/＞ 1．6 提高抗電磁干擾能力的措施\t＜br/＞ 1．7 測試與比較\t＜br/＞ 1．8 混合信號布局技術(shù)\t＜br/＞ 1．9 過孔對信號傳輸?shù)挠绊慭t＜br/＞ 1．10 一般布局規(guī)則\t＜br/＞ 1．11 電源完整性理論基礎\t＜br/＞ 思考與練習\t＜br/＞第2章 仿真前的準備工作\t＜br/＞ 2．1 分析工具\t＜br/＞ 2．2 IBIS模型\t＜br/＞ 2．3 驗證IBIS模型\t＜br/＞ 2．4 預布局\t＜br/＞ 2．5 PCB設置\t＜br/＞ 2．6 基本的PCB SI功能\t＜br/＞ 思考與練習\t＜br/＞第3章 約束驅(qū)動布局\t＜br/＞ 3．1 相關概念\t＜br/＞ 3．2 信號的反射\t＜br/＞ 3．3 串擾分析\t＜br/＞ 3．4 時序分析\t＜br/＞ 3．5 分析工具\t＜br/＞ 3．6 創(chuàng)建總線\t＜br/＞ 3．7 預布局拓撲提取和仿真\t＜br/＞ 3．8 前仿真時序\t＜br/＞ 3．9 模板應用和約束驅(qū)動布局\t＜br/＞ 思考與練習\t＜br/＞第4章 約束驅(qū)動布線\t＜br/＞ 4．1 手工布線\t＜br/＞ 4．2 自動布線\t＜br/＞ 思考與練習\t＜br/＞第5章 差分對設計\t＜br/＞ 5．1 建立差分對\t＜br/＞ 5．2 仿真前的準備工作\t＜br/＞ 5．3 仿真差分對\t＜br/＞ 5．4 差分對約束\t＜br/＞ 5．5 差分對布線\t＜br/＞ 5．6 后布線分析\t＜br/＞ 思考與練習\t＜br/＞第6章 模型與拓撲\t＜br/＞ 6．1 設置建模環(huán)境\t＜br/＞ 6．2 調(diào)整飛線顯示與提取拓撲\t＜br/＞ 思考與練習\t＜br/＞第7章 板級仿真\t＜br/＞ 7．1 預布局\t＜br/＞ 7．2 規(guī)劃線束\t＜br/＞ 7．3 后布局\t＜br/＞ 7．4 tabbed布線及背鉆\t＜br/＞ 思考與練習\t＜br/＞第8章 AMI生成器\t＜br/＞ 8．1 配置編譯器\t＜br/＞ 8．2 Tx AMI 模型\t＜br/＞ 8．3 Rx AMI 模型\t＜br/＞ 思考與練習\t＜br/＞第9章 仿真DDR4\t＜br/＞ 9．1 使用SPEED2000提取模型\t＜br/＞ 9．2 使用SystemSI提取模型\t＜br/＞ 9．3 使用SystemSI對DDR4進行仿真\t＜br/＞ 9．4 額外練習\t＜br/＞ 思考與練習\t＜br/＞第10章 集成直流電源解決方案\t＜br/＞ 10．1 直流電源的設計和分析\t＜br/＞ 10．2 交互式運行直流分析\t＜br/＞ 10．3 加載仿真結(jié)果報告和DRC標記\t＜br/＞ 10．4 設置的復用\t＜br/＞ 10．5 基于Batch模式運行PowerDC\t＜br/＞ 10．6 去耦電容的約束設計和信息回注\t＜br/＞ 10．7 在PFE中生成 PICSet\t＜br/＞ 10．8 在約束管理器中分配PICSet\t＜br/＞ 10．9 放置去耦電容\t＜br/＞ 10．10 在OPI中電容的最優(yōu)化分布和最優(yōu)化分布數(shù)據(jù)輸出\t＜br/＞ 10．11 在 PI Base中去耦電容的放置和更新\t＜br/＞ 思考與練習\t＜br/＞第11章 分析模型管理器和協(xié)同仿真\t＜br/＞ 11．1 在PDC-Lite中對于DC Settings AMM 的使用\t＜br/＞ 11．2 增量布局更新\t＜br/＞ 11．3 封裝信息的協(xié)同提取\t＜br/＞ 11．4 對于提取出的模型的協(xié)同仿真\t＜br/＞ 思考與練習\t＜br/＞第12章 2．5D內(nèi)插器封裝的熱分析\t＜br/＞ 12．1 利用配置文件創(chuàng)建層疊模型\t＜br/＞ 12．2 手動創(chuàng)建層疊模型\t＜br/＞ 思考與練習\t＜br/＞第13章 其他增強及AMM和PDC結(jié)合\t＜br/＞ 13．1 電熱分析設置的增強\t＜br/＞ 13．2 基于AMM的PDC Settings\t＜br/＞ 思考與練習\t＜br/＞參考文獻