Altium Designer 17電路設(shè)計(jì)與仿真從入門(mén)到精通

第 1章　 Altium Designer 17概述
1．1　 Altium Designer 17的主要特點(diǎn)
1．2　 Altium Designer 17的運(yùn)行環(huán)境
1．3　 Altium Designer 17軟件的安裝和卸載
1．3．1 Altium Designer 17的安裝
1．3．2 Altium Designer 17的漢化
1．3．3 Altium Designer 17的卸載
1．4　 PCB總體設(shè)計(jì)流程
第 2章 原理圖簡(jiǎn)介
2．1　 Altium Designer 17的啟動(dòng)
2．2　 Altium Designer 17的主窗口
2．2．1 菜單欄
2．2．2 工具欄
2．2．3 工作區(qū)面板
2．3　Altium Designer 17的文件管理系統(tǒng)
2．3．1 項(xiàng)目文件
2．3．2 自由文件
2．3．3 存盤(pán)文件
2．4　 Altium Designer 17的開(kāi)發(fā)環(huán)境
2．5　 常用編輯器的啟動(dòng)
2．5．1 創(chuàng)建新的項(xiàng)目文件
2．5．2 原理圖編輯器的啟動(dòng)
2．5．3 PCB編輯器的啟動(dòng)
2．5．4 不同編輯器之間的切換
2．6　 原理圖的組成
2．7　 原理圖編輯器的界面簡(jiǎn)介
2．7．1 菜單欄
2．7．2 工具欄
2．7．3 工作窗口和工作面板
2．8　 原理圖設(shè)計(jì)的一般流程
第3章 原理圖的環(huán)境設(shè)置
3．1　 原理圖圖紙?jiān)O(shè)置
3．2　 原理圖工作環(huán)境設(shè)置
3．2．1 設(shè)置原理圖的常規(guī)環(huán)境參數(shù)
3．2．2 設(shè)置圖形編輯的環(huán)境參數(shù)
3．2．3 設(shè)置編譯器的環(huán)境參數(shù)
3．2．4 原理圖的自動(dòng)聚焦設(shè)置
3．2．5 元器件自動(dòng)縮放設(shè)置
3．2．6 原理圖的網(wǎng)格設(shè)置
3．2．7 原理圖的連線切割設(shè)置
3．2．8 原理圖的默認(rèn)單位設(shè)置
3．2．9 原理圖的默認(rèn)圖元設(shè)置
3．3　 使用圖形工具繪圖
3．3．1 圖形工具
3．3．2 繪制直線
3．3．3 繪制多邊形
3．3．4 繪制橢圓弧
3．3．5 繪制矩形
3．3．6 繪制圓角矩形
3．3．7 繪制橢圓
3．3．8 繪制扇形
3．3．9 添加文本字符串
3．3．10 添加文本框
3．3．11 添加貝塞爾曲線
3．3．12 添加圖形
第4章 原理圖的基礎(chǔ)操作
4．1　 Altium Designer 17元器件庫(kù)
4．1．1 “庫(kù)”面板
4．1．2 元器件的查找
4．1．3 元器件庫(kù)的加載與卸載
4．2　 元器件的放置和屬性編輯
4．2．1 在原理圖中放置元器件
4．2．2 編輯元器件屬性
4．2．3 元器件的刪除
4．2．4 元器件編號(hào)管理
4．2．5 回溯更新原理圖元器件標(biāo)號(hào)
4．3　 元器件位置的調(diào)整
4．3．1 元器件的選取和取消選取
4．3．2 元器件的移動(dòng)
4．3．3 元器件的旋轉(zhuǎn)
4．3．4 元器件的復(fù)制與粘貼
4．3．5 元器件的排列與對(duì)齊
4．4　 繪制電路原理圖
4．4．1 繪制原理圖的工具
4．4．2 繪制導(dǎo)線和總線
4．4．3 放置電路節(jié)點(diǎn)
4．4．4 設(shè)置網(wǎng)絡(luò)標(biāo)號(hào)
4．4．5 放置電源和接地符號(hào)
4．4．6 放置輸入輸出端口
4．4．7 放置忽略ERC測(cè)試點(diǎn)
4．4．8 設(shè)置PCB布線標(biāo)志
4．5　 綜合實(shí)例
4．5．1 繪制抽水機(jī)電路
4．5．2 繪制氣流控制電路
4．5．3 繪制zui小系統(tǒng)電路
4．5．4 繪制看門(mén)狗電路
第5章 原理圖的gao級(jí)應(yīng)用
5．1　 原理圖中的常用操作
5．1．1 工作窗口的縮放
5．1．2 刷新原理圖
5．1．3 工具欄和工作面板的打開(kāi)和關(guān)閉
5．1．4 狀態(tài)欄的打開(kāi)和關(guān)閉
5．1．5 對(duì)象的復(fù)制、剪切和粘貼
5．1．6 查找與替換操作
5．2　 工具的利用
5．2．1 自動(dòng)分配元器件標(biāo)號(hào)
5．2．2 導(dǎo)入引腳數(shù)據(jù)
5．3　 元器件的過(guò)濾
5．4 　在原理圖中添加PCB設(shè)計(jì)規(guī)則
5．4．1 在對(duì)象屬性中添加設(shè)計(jì)規(guī)則
5．4．2 在原理圖中放置PCB布局標(biāo)志
5．5 　使用“Navigator”與“SCH Fiter”面板進(jìn)行快速瀏覽
5．6　 原理圖的查錯(cuò)及編譯
5．6．1 原理圖的自動(dòng)檢測(cè)設(shè)置
5．6．2 原理圖的編譯
5．6．3 原理圖的修正
5．7 　綜合實(shí)例——汽車多功能報(bào)警器電路
第6章 層次化原理圖設(shè)計(jì)
6．1　 層次電路原理圖的基本概念
6．2　 層次原理圖的基本結(jié)構(gòu)和組成
6．3　 層次原理圖的設(shè)計(jì)方法
6．3．1 自上而下的層次原理圖設(shè)計(jì)
6．3．2 自下而上的層次原理圖設(shè)計(jì)
6．4　 層次原理圖之間的切換
6．4．1 用“Projects（工程）”面板切換
6．4．2 用菜單命令或工具欄按鈕切換
6．5　 層次設(shè)計(jì)表
6．6　 打印與報(bào)表輸出
6．6．1 打印輸出
6．6．2 網(wǎng)絡(luò)報(bào)表
6．6．3 生成元器件報(bào)表
6．7　 綜合實(shí)例——晶體穩(wěn)頻立體聲發(fā)射機(jī)電路
6．7．1 自上而下繪制電路
6．7．2 自下而上繪制電路
第7章 電路仿真系統(tǒng)
7．1　 電路仿真的基本概念
7．2 放置電源及仿真激勵(lì)源
7．3　 仿真分析的參數(shù)設(shè)置
7．3．1 通用參數(shù)的設(shè)置
7．3．2 具體參數(shù)的設(shè)置
7．4　 特殊仿真元器件的參數(shù)設(shè)置
7．4．1 節(jié)點(diǎn)電壓初值
7．4．2 節(jié)點(diǎn)電壓
7．4．3 仿真數(shù)學(xué)函數(shù)
7．4．4 實(shí)例——正弦函數(shù)和余弦函數(shù)仿真
7．5　 電路仿真的基本方法
7．6　 綜合實(shí)例
7．6．1 雙穩(wěn)態(tài)振蕩器電路仿真
7．6．2 Filter電路仿真
7．6．3 數(shù)字電路分析
第8章 PCB設(shè)計(jì)入門(mén)
8．1　 PCB編輯器的功能特點(diǎn)
8．2　 PCB設(shè)計(jì)界面簡(jiǎn)介
8．2．1 菜單欄
8．2．2 工具欄
8．3　 新建PCB文件
8．3．1 利用PCB板向?qū)?chuàng)建PCB文件
8．3．2 利用菜單命令創(chuàng)建PCB文件
8．3．3 利用模板創(chuàng)建PCB文件
8．4　 PCB的設(shè)計(jì)流程
8．5　 電路板物理結(jié)構(gòu)及環(huán)境參數(shù)設(shè)置
8．5．1 電路板物理邊框的設(shè)置
8．5．2 電路板圖紙的設(shè)置
8．5．3 電路板的層面設(shè)置
8．5．4 工作層面與顏色設(shè)置
8．5．5 PCB布線框的設(shè)置
8．5．6 PCB系統(tǒng)參數(shù)的設(shè)置
8．6　 在PCB文件中導(dǎo)入原理圖網(wǎng)絡(luò)表
8．6．1 裝載元器件封裝庫(kù)
8．6．2 設(shè)置同步比較規(guī)則
8．6．3 導(dǎo)入網(wǎng)絡(luò)報(bào)表
8．6．4 原理圖與PCB圖的同步更新
8．7　 PCB視圖操作管理
8．7．1 視圖移動(dòng)
8．7．2 視圖的放大或縮小
8．7．3 整體顯示
8．8　 元器件的手動(dòng)布局
8．8．1 元器件的對(duì)齊操作
8．8．2 元器件說(shuō)明文字的調(diào)整
8．8．3 元器件間距的調(diào)整
8．8．4 移動(dòng)元器件到格點(diǎn)處
8．8．5 元器件手動(dòng)布局的具體步驟
8．8．6 飛線的顯示與隱藏
8．9　 綜合實(shí)例——完整的PCB板電路
第9章 PCB的gao級(jí)編輯
9．1　 電路板的自動(dòng)布線
9．1．1 設(shè)置PCB自動(dòng)布線的規(guī)則
9．1．2 設(shè)置PCB自動(dòng)布線的策略
9．1．3 電路板自動(dòng)布線的操作過(guò)程
9．2 電路板的手動(dòng)布線
9．2．1 拆除布線
9．2．2 手動(dòng)布線
9．3　 添加安裝孔
9．4　 覆銅和補(bǔ)淚滴
9．4．1 設(shè)置覆銅屬性
9．4．2 放置覆銅
9．4．3 補(bǔ)淚滴
9．5　 3D效果圖
9．6　 網(wǎng)絡(luò)密度分析
9．7　 綜合實(shí)例——看門(mén)狗電路板處理
第 10章 電路板的后期制作
10．1　 電路板的測(cè)量
10．1．1 測(cè)量電路板上兩點(diǎn)間的距離
10．1．2 測(cè)量電路板上對(duì)象間的距離
10．1．3 測(cè)量電路板上導(dǎo)線的長(zhǎng)度
10．2　 設(shè)計(jì)規(guī)則檢查（DRC）
10．2．1 DRC的設(shè)置
10．2．2 在線DRC和批處理DRC
10．2．3 對(duì)未布線的PCB文件執(zhí)行批處理DRC
10．2．4 對(duì)布線完畢的PCB文件執(zhí)行批處理DRC
10．3　 電路板的報(bào)表輸出
10．3．1 PCB板信息報(bào)表
10．3．2 元器件清單報(bào)表
10．3．3 簡(jiǎn)單元器件報(bào)表
10．3．4 網(wǎng)絡(luò)表狀態(tài)報(bào)表
10．4 　電路板的打印輸出
10．4．1 打印PCB文件
10．4．2 打印報(bào)表文件
10．4．3 生成Gerber文件
10．5 綜合實(shí)例——看門(mén)狗電路后期制作
10．5．1 設(shè)計(jì)規(guī)則檢查（DRC）
10．5．2 生成PCB信息報(bào)表
10．5．3 生成元器件清單報(bào)表
10．5．4 生成網(wǎng)絡(luò)狀態(tài)報(bào)表
10．5．5 PCB圖及報(bào)表的打印輸出
第 11章 信號(hào)完整性分析
11．1 　信號(hào)完整性分析概述
11．1．1 信號(hào)完整性分析的概念
11．1．2 信號(hào)完整性分析工具
11．2 　信號(hào)完整性分析規(guī)則設(shè)置
11．3　 設(shè)定元件的信號(hào)完整性模型
11．3．1 在信號(hào)完整性分析之前設(shè)定元器件的SI模型
11．3．2 在信號(hào)完整性分析過(guò)程中設(shè)定元器件的SI模型
11．4　 信號(hào)完整性分析器設(shè)置
11．5　 綜合實(shí)例——時(shí)鐘電路
11．5．1 PCB信號(hào)完整性分析
11．5．2 PCB信號(hào)串?dāng)_分析
第 12章 創(chuàng)建元件庫(kù)及元器件封裝
12．1　創(chuàng)建原理圖元器件庫(kù)
12．1．1 原理圖元器件庫(kù)面板
12．1．2 工具欄
12．1．3 設(shè)置原理圖庫(kù)文件編輯器的參數(shù)
12．1．4 繪制庫(kù)元器件
12．1．5 繪制含有子部件的庫(kù)元件
12．2 　創(chuàng)建PCB元器件封裝
12．2．1 封裝概述
12．2．2 PCB庫(kù)編輯器的界面
12．2．3 PCB庫(kù)編輯器的環(huán)境設(shè)置
12．2．4 用PCB元器件向?qū)?chuàng)建PCB元器件規(guī)則封裝
12．2．5 用IPC兼容封裝向?qū)?chuàng)建3D元器件封裝
12．2．6 手工創(chuàng)建PCB元器件不規(guī)則封裝
12．3　 元器件封裝檢錯(cuò)和元器件封裝庫(kù)報(bào)表
12．4　 創(chuàng)建含有多個(gè)部件的原理圖元器件
12．4．1 創(chuàng)建元器件外形
12．4．2 創(chuàng)建一個(gè)新的部件
12．4．3 創(chuàng)建部件的另一個(gè)可視模型
12．4．4 設(shè)置元器件的屬性
12．4．5 從其他庫(kù)中添加元器件
12．4．6 復(fù)制多個(gè)元器件
12．4．7 元器件報(bào)告
12．4．8 庫(kù)報(bào)告
12．4．9 元器件規(guī)則檢查器
12．5　 綜合實(shí)例——芯片的繪制及檢查報(bào)表
12．5．1 繪制芯片CC14488
12．5．2 生成元器件封裝信息報(bào)表
12．5．3 生成元器件庫(kù)報(bào)表
12．5．4 生成元器件規(guī)則檢查報(bào)表
第 13章 可編程邏輯器件設(shè)計(jì)
13．1 　可編程邏輯器件及其設(shè)計(jì)工具
13．2　 PLD設(shè)計(jì)概述
13．3　 綜合實(shí)例——VHDL應(yīng)用設(shè)計(jì)
13．3．1 VHDL中的描述語(yǔ)句
13．3．2 創(chuàng)建FPGA工程
13．3．3 創(chuàng)建VHDL設(shè)計(jì)文件
13．3．4 創(chuàng)建電路原理圖文件
13．3．5 頂層電路原理圖的設(shè)計(jì)
13．3．6 創(chuàng)建VHDL測(cè)試文件
13．3．7 創(chuàng)建VHDL行為描述文件
13．3．8 FPGA工程的設(shè)置
13．3．9 FPGA工程的編譯