基于FPGA的系統(tǒng)優(yōu)化與綜合

譯者序
原書前言
縮略語
第一部分　基于ＦＰＧＡ的數(shù)字電路與系統(tǒng)設(shè)計
第１章?。疲校牵两Y(jié)構(gòu)、可重構(gòu)結(jié)構(gòu)、嵌入模塊和設(shè)計工具３
　１.１　介紹ＦＰＧＡ ３ 　
１.２?。疲校牵疗骷幕A(chǔ)７ 　
?。?２.１　ＸｉｌｉｎｘＦＰＧＡ的可配置邏輯模塊７
　?。?２.２　ＡｌｔｅｒａＦＰＧＡ的邏輯器件１０
?。?３　嵌入模塊１１ 　
　１.３.１　嵌入存儲器１２ 　
?。?３.２　嵌入ＤＳＰ模塊１５
　１.４　時鐘分配和復位１７
?。?５　設(shè)計工具１９
　１.６　執(zhí)行和原型機２４
?。?７　基于ＦＰＧＡ的電路和系統(tǒng)的交互２９
　參考文獻３５
第２章　基于ＦＰＧＡ器件的綜合ＶＨＤＬ ３７
?。?１　介紹ＶＨＤＬ ３７
?。?２　數(shù)據(jù)類型、對象和操作數(shù)４３
　２.３　組合進程和時序進程４８ 　
?。?３.１　組合進程４９ 　　
２.３.２　時序進程５２ 　
２.４　函數(shù)、進程和模塊５６
?。?５　類和生成６２ 　
２.６　庫、包和文件６７
?。?７　行為仿真７２ 　
２.８　原型機７６
　參考文獻７８
　
第３章　設(shè)計技術(shù)８０
?。?１　組合電路８０
　?。?１.１　譯碼器８３
　?。?１.２　解碼器８３
　?。?１.３　多路復用器８４
　?。?１.４　比較器８５
　?。?１.５　算術(shù)電路８５
　?。?１.６　桶形移位器８６
　３.２　順序電路８６
　?。?２.１　寄存器８６
　?。?２.２　移位寄存器８７
　?。?２.３　計數(shù)器８７
　　３.２.４　有累加器的算術(shù)電路８８
?。?３　有限狀態(tài)機８９
?。?４　基于ＦＰＧＡ電路和系統(tǒng)的優(yōu)選９２
　　３.４.１　高并行性的基于網(wǎng)絡(luò)的解決方案９３
　?。?４.２　硬件加速器９８
　?。?４.３　塊化分層ＦＳＭ運行的并行算法９８
?。?５　并行排序的設(shè)計實例９９
?。?６　并行搜索的設(shè)計實例１０４
　３.７　并行計數(shù)器的設(shè)計實例１０９
?。?８　計數(shù)網(wǎng)絡(luò)的設(shè)計實例１１２
?。?９　基于ＬＵＴ的漢明權(quán)重計數(shù)器／比較器的設(shè)計實例１１５
　３.１０　向量操作的設(shè)計實例１２１
　參考文獻１２５
第４章　嵌入模塊和系統(tǒng)設(shè)計１２７
?。?１　ＩＰ芯片１２７
?。?２　嵌入ＤＳＰ １３６
?。?３?。疲校牵两换ィ保矗?
　　４.３.１?。模椋纾椋欤澹睿舨⑿卸丝诮涌冢保矗?
　?。?３.２?。眨粒遥越涌冢保矗?
?。?４　軟硬件協(xié)同設(shè)計和協(xié)同仿真１６０
　　４.４.１?。模椋纾椋欤澹睿舨⑿薪涌诘能浻布f(xié)同設(shè)計１６１
　?。?４.２?。眨粒遥越涌诘能浻布f(xié)同設(shè)計１６８
?。?５　可編程片上系統(tǒng)１７７
基于ＦＰＧＡ的系統(tǒng)優(yōu)化與綜合
Ⅹ　
　參考文獻１８１
第５章　基于層次和并行技術(shù)規(guī)范１８２
?。?１　模塊化層次結(jié)構(gòu)規(guī)范１８２
?。?２　層次有限狀態(tài)機１８６
　?。?２.１　具有明確模塊的ＨＦＳＭ的ＨＤＬ模板１８７
　?。?２.２　具有不明確模塊的ＨＦＳＭ的ＨＤＬ模板１９５
　５.３?。龋疲樱偷木C合１９６
　　５.３.１　具有明確模塊的ＨＦＳＭ的綜合１９６
　?。?３.２　具有不明確模塊的ＨＦＳＭ的綜合２０３
?。?４　并行規(guī)范和并行ＨＦＳＭ ２０４
　５.５　基于ＨＦＳＭ模型的軟件程序的硬件執(zhí)行２１２
?。?６　嵌入式或分布式棧存儲器２１５
　５.７　優(yōu)化技術(shù)２１７
　?。?７.１　層次返回２１７
　?。?７.２?。龋牵拥亩嗳肟邳c２１９
　?。?７.３　快棧解除２１９
　５.８　實際應(yīng)用２１９
　參考文獻２２５
第二部分　基于ＦＰＧＡ電路和系統(tǒng)的有限
狀態(tài)機的優(yōu)化方法
第６章　ＭｏｏｒｅＦＳＭ 邏輯電路的硬件減少２３１
?。?１　現(xiàn)有方法的一般特點２３１
　６.２?。停铮铮颍澹疲樱椭械哪繕宿D(zhuǎn)換２３７
　６.３?。停铮铮颍澹疲樱偷臓顟B(tài)代碼擴展式２４１
?。?４　替代邏輯條件綜合ＭｏｏｒｅＦＳＭ ２４８
　參考文獻２５２
第７章　嵌入存儲模塊設(shè)計ＦＳＭ ２５４
?。?１　Ｍｅａｌｙ和ＭｏｏｒｅＦＳＭ的簡單執(zhí)行２５４
?。?２　ＦＳＭ的結(jié)構(gòu)解體２５９
?。?３　解碼微操作集設(shè)計ＭｅａｌｙＦＳＭ ２６２
　７.４　解碼兼容微操作域設(shè)計ＭｅａｌｙＦＳＭ ２６５
目　　錄
Ⅺ　
　７.５　解碼結(jié)構(gòu)表行設(shè)計ＭｅａｌｙＦＳＭ ２６７
?。?６　基于ＭｏｏｒｅＦＳＭ的偽等狀態(tài)優(yōu)化ＢＩＭＦ ２７２
　參考文獻２７６
第８章　優(yōu)化具有嵌入存儲塊的ＦＳＭ ２７８
　８.１?。停校停澹幔欤疲樱偷暮唵螆?zhí)行２７８
?。?２?。蹋眨裕澹虻膬?yōu)化２８５
?。?３　基于偽等狀態(tài)優(yōu)化ＬＵＴｅｒ ２９０
?。?４　基于微操作集編碼優(yōu)化ＬＵＴｅｒ ２９９
　參考文獻３０６
第９章　操作實現(xiàn)轉(zhuǎn)換的ＦＳＭ ３０７
?。?１　轉(zhuǎn)換操作執(zhí)行的概念３０７
　９.２　轉(zhuǎn)換可操作生成的ＦＳＭ組織３０９
?。?３?。疲樱驮O(shè)計實例３１２
　９.４　具有ＯＡＴ的ＦＳＭ的綜合進程結(jié)構(gòu)表達３１５
　?。?４.１　具有ＯＡＴ的ＦＳＭ的綜合進程的基本結(jié)構(gòu)３１６
　　９.４.２　改良綜合進程的基本結(jié)構(gòu)３１７
?。?/div>