深入淺出SSD：固態(tài)存儲核心技術(shù)、原理與實戰(zhàn)

目　　錄?Contents
贊譽
推薦序一
推薦序二
前言
第1章　SSD綜述 1
1.1　引子 1
1.2　SSD vs HDD 3
1.3　固態(tài)存儲及SSD技術(shù)發(fā)展史 6
1.4　SSD基本工作原理 11
1.5　SSD產(chǎn)品核心參數(shù) 13
1.5.1　基本信息剖析 15
1.5.2　性能剖析 18
1.5.3　壽命剖析 21
1.5.4　數(shù)據(jù)可靠性剖析 23
1.5.5　功耗和其他剖析 26
1.5.6　SSD系統(tǒng)兼容性 29
1.6　接口形態(tài) 30
1.6.1　2.5寸 32
1.6.2　M.2 32
1.6.3　BGA SSD 35
1.6.4　SDP 37
1.6.5　U.2 38
1.7　固態(tài)存儲市場 38
1.7.1　SSD正在取代HDD 38
1.7.2　SSD、HDD應(yīng)用場合 39
1.7.3　SSD市場情況 39
第2章　SSD主控和全閃存陣列 41
2.1　SSD系統(tǒng)架構(gòu) 41
2.1.1　前端 42
2.1.2　主控CPU 45
2.1.3　后端 45
2.2　SSD主控廠商 47
2.2.1　Marvell主控 47
2.2.2　三星主控 49
2.2.3　國產(chǎn)主控，誰主沉浮 50
2.3　案例：硅格（SiliconGo）SG9081主控 55
2.4　案例：企業(yè)級和消費級主控需求的歸一化設(shè)計 56
2.5　案例：DERA（得瑞領(lǐng)新）NVMe控制器TAI和NVMe SSD產(chǎn)品 58
2.6　全閃存陣列AFA 60
2.6.1　整體解剖 60
2.6.2　硬件架構(gòu) 64
2.6.3　軟件架構(gòu) 66
2.6.4　工作流程 69
2.6.5　應(yīng)用場景 74
2.7　帶計算功能的固態(tài)硬盤 75
第3章　SSD存儲介質(zhì)：閃存 77
3.1　閃存物理結(jié)構(gòu) 77
3.1.1　閃存器件原理 77
3.1.2　SLC、MLC和TLC 78
3.1.3　閃存芯片架構(gòu) 80
3.1.4　讀、寫、擦原理 83
3.1.5　三維閃存 84
3.1.6　Charge Trap型閃存 89
3.1.7　3D XPoint 91
3.2　閃存實戰(zhàn)指南 95
3.2.1　異步時序 95
3.2.2　同步時序 97
3.2.3　閃存命令集 100
3.2.4　閃存尋址 101
3.2.5　讀、寫、擦時序 102
3.2.6　ONFI與Toggle協(xié)議之爭 103
3.3　閃存特性 105
3.3.1　閃存存在的問題 105
3.3.2　壽命 107
3.3.3　閃存測試 109
3.3.4　MLC使用特性 110
3.3.5　讀干擾 111
3.3.6　閃存數(shù)據(jù)保存期 112
3.4　閃存數(shù)據(jù)完整性 115
3.4.1　讀錯誤來源 115
3.4.2　重讀 117
3.4.3　ECC糾錯碼 118
3.4.4　RAID 119
3.4.5　數(shù)據(jù)隨機化 120
第4章　SSD核心技術(shù)：FTL 122
4.1　FTL綜述 122
4.2　映射管理 124
4.2.1　映射種類 124
4.2.2　映射基本原理 126
4.2.3　HMB 128
4.2.4　映射表刷新 130
4.3　垃圾回收 131
4.3.1　垃圾回收原理 131
4.3.2　寫放大 137
4.3.3　垃圾回收實現(xiàn) 140
4.3.4　垃圾回收時機 147
4.4　Trim 148
4.5　磨損平衡 150
4.6　掉電恢復(fù) 152
4.7　壞塊管理 155
4.7.1　壞塊來源 155
4.7.2　壞塊鑒別 155
4.7.3　壞塊管理策略 157
4.8　SLC cache 158
4.9　RD& DR 160
4.10　Host Based FTL 161
4.10.1　Device Based FTL的不足 162
4.10.2　Host Based FTL架構(gòu) 163
4.10.3　百度的軟件定義閃存 163
第5章　PCIe介紹 166
5.1　從PCIe的速度說起 166
5.2　PCIe拓撲結(jié)構(gòu) 169
5.3　PCIe分層結(jié)構(gòu) 172
5.4　PCIe TLP類型 175
5.5　PCIe TLP結(jié)構(gòu) 179
5.6　PCIe配置和地址空間 184
5.7　TLP的路由 189
5.8　數(shù)據(jù)鏈路層 197
5.9　物理層 202
5.10　PCIe Reset 205
5.11　PCIe Max Payload Size和Max Read Request Size 210
5.12　PCIe SSD熱插拔 211
5.13　SSD PCIe鏈路性能損耗分析 213
第6章　NVMe介紹 216
6.1　AHCI到NVMe 216
6.2　NVMe綜述 218
6.3　吉祥三寶：SQ、CQ和DB 223
6.4　尋址雙雄：PRP和SGL 229
6.5　Trace分析 236
6.6　端到端數(shù)據(jù)保護 241
6.7　Namespace 245
6.8　NVMe over Fabrics 250
第7章　SSD測試 258
7.1　主流SSD測試軟件介紹 258
7.1.1　SSD性能測試第一神器——FIO 258
7.1.2　AS SSD Benchmark 263
7.1.3　ATTO Disk Benchmark 264
7.1.4　CrystalDiskMark 264
7.1.5　PCMark Vantage 266
7.1.6　IOMeter 266
7.2　驗證與確認 267
7.3　測試儀器 268
7.3.1　Emulator 268
7.3.2　協(xié)議分析儀 269
7.3.3　Jammer 272
7.4　回歸測試 274
7.5　DevSlp測試 275
7.6　PCIe InterOp 278
7.7　WA測試 280
7.8　耐久度測試 281
7.9　認證Certification 288
7.10　SSD Performance測試 290
第8章　SSD電源管理 294
8.1　SATA省電模式Partial和Slumber 294
8.2　SATA超級省電模式DevSlp 295
8.3　SATA終極省電模式RTD3 299
8.4　PCIe省電模式ASPM 301
8.5　PCIe其他省電模式 305
8.6　NVMe動態(tài)電源管理 306
8.7　Power Domain 310
第9章　ECC原理 312
9.1　信號和噪聲 312
9.2　通信系統(tǒng)模型 313
9.3　糾錯編碼的基本思想 315
9.3.1　編碼距離 315
9.3.2　線性糾錯碼的基石——奇偶校驗（Parity-Check） 315
9.3.3　校驗矩陣H 和生成矩陣G 316
9.4　LDPC碼原理簡介 317
9.4.1　LDPC是什么 317
9.4.2　Tanner圖 319
9.5　LDPC 解碼 319
9.5.1　Bit-flipping 算法 319
9.5.2　和積信息傳播算法 322
9.6　LDPC 編碼 327
9.7