數(shù)字邏輯電路基礎(chǔ)

第1章　數(shù)字邏輯基礎(chǔ)　1
1．1　數(shù)字電路概述　2
1．1．1　數(shù)字信號(hào)和數(shù)字電路　2
1．1．2　數(shù)字電路的特點(diǎn)　3
1．1．3　數(shù)字電路的分類　3
1．1．4　脈沖與脈沖參數(shù)　3
思考題　4
1．2　數(shù)制與碼制　4
1．2．1　數(shù)字電路所用的數(shù)制　4
1．2．2　各種計(jì)數(shù)制之間的轉(zhuǎn)換　6
1．2．3　數(shù)字電路中常用的碼制與編碼　8
思考題　13
1．3　邏輯函數(shù)的基本概念和表示方法　13
1．3．1　邏輯函數(shù)的基本概念　13
1．3．2　三種基本的邏輯關(guān)系　14
1．3．3　復(fù)合邏輯運(yùn)算　16
1．3．4　邏輯函數(shù)的表示方法　17
思考題　18
1．4　邏輯代數(shù)的基本公式、定律和規(guī)則　18
1．4．1　邏輯代數(shù)的基本公式　18
1．4．2　邏輯代數(shù)的基本定律　19
1．4．3　邏輯代數(shù)的重要規(guī)則　20
思考題　21
1．5　邏輯函數(shù)及其化簡　21
1．5．1　邏輯函數(shù)的常用形式　21
1．5．2　邏輯函數(shù)的代數(shù)化簡法　22
1．5．3　用卡諾圖表示邏輯函數(shù)　23
1．5．4　邏輯函數(shù)的卡諾圖化簡法　25
思考題　27
1．6　應(yīng)用能力訓(xùn)練環(huán)節(jié)　28
習(xí)題　36
第2章　門電路和集成邏輯門　39
2．1　半導(dǎo)體二極管和三極管的開關(guān)特性　39
2．1．1　理想開關(guān)的開關(guān)特性　39
2．1．2　半導(dǎo)體二極管的開關(guān)特性　40
2．1．3　雙極型晶體管的開關(guān)特性　42
2．1．4　MOS管的開關(guān)特性　43
思考題　45
2．2　分立元件的門電路　45
2．2．1　二極管與門　45
2．2．2　二極管或門　46
2．2．3　三極管非門　47
2．2．4　分立元件的復(fù)合門　47
思考題　49
2．3　TTL集成邏輯門　49
2．3．1　TTL集成邏輯門的結(jié)構(gòu)組成　49
2．3．2　典型TTL與非門　51
2．3．3　集電極開路的TTL與非門　54
2．3．4　三態(tài)門　55
2．3．5　ECL門電路　57
2．3．6　TTL集成電路的改進(jìn)系列　58
2．3．7　TTL集成邏輯門的使用注意事項(xiàng)　59
思考題　60
2．4　MOS集成邏輯門　60
2．4．1　CMOS邏輯門的基本單元　61
2．4．2　CMOS與非門　62
2．4．3　CMOS或非門　63
2．4．4　其他CMOS集成邏輯門　63
2．4．5　CMOS邏輯門的特點(diǎn)及使用注意事項(xiàng)　64
思考題　65
2．5　集成邏輯門使用中的實(shí)際問題　65
2．5．1　各種邏輯門之間的接口問題　65
2．5．2　門電路帶負(fù)載時(shí)的接口電路　67
2．5．3　抗干擾措施　68
思考題　69
2．6　應(yīng)用能力訓(xùn)練環(huán)節(jié)　69
2．6．1　集成邏輯門電路的功能測(cè)試　69
2．6．2　學(xué)習(xí)Multisim 8．0電路仿真（一）　72
習(xí)題　76
第3章　組合邏輯電路　80
3．1　組合邏輯電路的分析　81
3．1．1　組合邏輯電路的特點(diǎn)　81
3．1．2　組合邏輯電路功能的描述　81
3．1．3　組合邏輯電路的分析　82
思考題　85
3．2　組合邏輯電路的設(shè)計(jì)　85
3．2．1　組合邏輯電路的設(shè)計(jì)步驟　85
3．2．2　組合邏輯電路的設(shè)計(jì)舉例　85
思考題　88
3．3　常用中規(guī)模集成器件　88
3．3．1　編碼器　88
3．3．2　譯碼器　93
3．3．3　數(shù)據(jù)選擇器和數(shù)據(jù)分配器　98
3．3．4　數(shù)據(jù)分配器　99
3．3．5　數(shù)值比較器　100
3．3．6　加法器　102
思考題　103
3．4　組合邏輯電路的競(jìng)爭與冒險(xiǎn)　103
3．4．1　競(jìng)爭冒險(xiǎn)及其產(chǎn)生原因　103
3．4．2　冒險(xiǎn)現(xiàn)象的判別　104
3．4．3　消除冒險(xiǎn)現(xiàn)象的方法　104
思考題　105
3．5　應(yīng)用能力訓(xùn)練環(huán)節(jié)　105
3．5．1　編碼、譯碼及數(shù)碼顯示電路的研究　105
3．5．2　學(xué)習(xí)Multisim 8．0電路仿真（二）　108
習(xí)題　114
第4章　觸發(fā)器　117
4．1　基本RS觸發(fā)器　118
4．1．1　基本RS觸發(fā)器的結(jié)構(gòu)組成　118
4．1．2　基本RS觸發(fā)器的工作原理　118
4．1．3　基本RS觸發(fā)器的動(dòng)作特點(diǎn)　119
4．1．4　基本RS觸發(fā)器邏輯功能的描述　119
思考題　121
4．2　鐘控RS觸發(fā)器　122
4．2．1　鐘控RS觸發(fā)器的結(jié)構(gòu)組成　122
4．2．2　鐘控RS觸發(fā)器的工作原理　122
4．2．3　鐘控RS觸發(fā)器的功能描述　123
思考題　124
4．3　主從型JK觸發(fā)器　125
4．3．1　JK觸發(fā)器的結(jié)構(gòu)組成　125
4．3．2　JK觸發(fā)器的工作原理　125
4．3．3　JK觸發(fā)器的動(dòng)作特點(diǎn)　126
4．3．4　JK觸發(fā)器的功能描述　126
4．3．5　集成JK觸發(fā)器　127
思考題　128
4．4　維持阻塞型D觸發(fā)器　128
4．4．1　D觸發(fā)器的結(jié)構(gòu)組成　129
4．4．2　D觸發(fā)器的工作原理　129
4．4．3　D觸發(fā)器的動(dòng)作特點(diǎn)　130
4．4．4　D觸發(fā)器的功能描述　130
4．4．5　集成D觸發(fā)器　130
思考題　131
4．5　T觸發(fā)器和T'觸發(fā)器　131
4．5．1　T觸發(fā)器　131
4．5．2　T '觸發(fā)器　131
思考題　132
4．6　應(yīng)用能力訓(xùn)練環(huán)節(jié)　132
4．6．1　集成觸發(fā)器的功能測(cè)試　132
4．6．2　學(xué)習(xí)Multisim 8．0電路仿真（三）　134
習(xí)題　137
第5章　時(shí)序邏輯電路　140
5．1　時(shí)序邏輯電路的分析和設(shè)計(jì)思路　141
5．1．1　時(shí)序邏輯電路概述　141
5．1．2　時(shí)序邏輯電路的功能描述　142
5．1．3　時(shí)序邏輯電路的基本分析方法　142
5．1．4　時(shí)序邏輯電路的設(shè)計(jì)思路　146
思考題　147
5．2　集成計(jì)數(shù)器　147
5．2．1　二進(jìn)制計(jì)數(shù)器　148
5．2．2　十進(jìn)制計(jì)數(shù)器　150
5．2．3　集成計(jì)數(shù)器及其應(yīng)用　152
思考題　157
5．3　寄存器　157
5．3．1　數(shù)碼寄存器　157
5．3．2　移位寄存器　158
5．3．3　集成雙向移位寄存器　159
5．3．4　移位寄存器的應(yīng)用　160
思考題　162
5．4　應(yīng)用能力訓(xùn)練環(huán)節(jié)　163
5．4．1　計(jì)數(shù)器及其應(yīng)用　163
5．4．2　移位寄存器及其應(yīng)用　166
5．4．3　學(xué)習(xí)Multisim 8．0電路仿真（四）　172
習(xí)題　172
第6章　脈沖信號(hào)的產(chǎn)生與波形變換　176
6．1　555定時(shí)電路及其應(yīng)用　177
6．1．1　集成555定時(shí)電路的組成　177
6．1．2　555定時(shí)器的原理與功能　178
6．1．3　CMOS型555定時(shí)器簡介　179
思考題　181
6．2　單穩(wěn)態(tài)觸發(fā)器　181
6．2．1　單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)　181
6．2．2　用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器　181
6．2．3　單穩(wěn)態(tài)觸發(fā)器的應(yīng)用　184
思考題　185
6．3　施密特觸發(fā)器　185
6．3．1　施密特觸發(fā)器的電路組成　185
6．3．2　傳輸特性和主要參數(shù)　186
6．3．3　施密特觸發(fā)器的工作原理　186
思考題　187
6．4　多諧振蕩器　188
6．4．1　多諧振蕩器的電路組成　188
6．4．2　多諧振蕩器的工作原理　188
6．4．3　多諧振蕩器的主要參數(shù)　189
思考題　189
6．5　應(yīng)用能力訓(xùn)練環(huán)節(jié)　189
習(xí)題　191
第7章　存儲(chǔ)器和可編程邏輯器件　194
7．1　存儲(chǔ)器的基本知識(shí)　194
7．1．1　存儲(chǔ)器概述　195
7．1．2　存儲(chǔ)器的分類　195
7．1．3　存儲(chǔ)器的主要技術(shù)指標(biāo)　197
思考題　198
7．2　只讀存儲(chǔ)器ROM　198
7．2．1　ROM的結(jié)構(gòu)組成和功能　198
7．2．2　ROM的工作原理　199
7．2．3　ROM的分類　202
7．2．4　ROM的應(yīng)用　204
思考題　206
7．3　隨機(jī)存取存儲(chǔ)器RAM　207
7．3．1　RAM的結(jié)構(gòu)組成和功能　207
7．3．2　RAM的存儲(chǔ)單元　208
7．3．3　集成RAM芯片簡介　209
7．3．4　RAM的容量擴(kuò)展　210
思考題　211
7．4　可編程邏輯器件　212
7．4．1　可編程邏輯陣列　212
7．4．2　可編程陣列邏輯　213
7．4．3　通用陣列邏輯　214
思考題　215
7．5　應(yīng)用能力訓(xùn)練環(huán)節(jié)　215
7．5．1　隨機(jī)存取存儲(chǔ)器2114A及其應(yīng)用　216
7．5．2　學(xué)習(xí)Multisim 8．0電路仿真（五）　223
習(xí)題　224
第8章　數(shù)/模和模/數(shù)轉(zhuǎn)換器　227
8．1　數(shù)/模轉(zhuǎn)換器　228
8．1．1　DAC的基本概念　228
8．1．2　DAC的基本原理　229
8．1．3　集成DAC典型芯片　232
8．1．4　DAC的主要技術(shù)指標(biāo)　234
思考題　235
8．2　模/數(shù)轉(zhuǎn)換器　236
8．2．1　ADC的基本概念和轉(zhuǎn)換原理　236
8．2．2　逐次比較型ADC　239
8．2．3　雙積分型ADC　239
8．2．4　集成ADC0809簡介　241
思考題　242
8．3　應(yīng)用能力訓(xùn)練環(huán)節(jié)　242
8．3．1　A/D與D/A轉(zhuǎn)換電路的研究　242
8．3．2　學(xué)習(xí)Multisim 8．0電路仿真（六）　245
習(xí)題　245
參考文獻(xiàn)　249