FPGA自學(xué)筆記—設(shè)計與驗證

第1章 從頭認識FPGA ……………………………………………………………… 1
1.1 CycloneⅣ EFPGA原理與應(yīng)用 ……………………………………………… 1
1.1.1 CycloneⅣ E概述 ………………………………………………………… 1
1.1.2 CycloneⅣ E擴展資源介紹 ……………………………………………… 4
1.1.3 重點電路設(shè)計 ……………………………………………………………… 5
1.2 IntelFPGA開發(fā)環(huán)境 ………………………………………………………… 17
1.2.1 Quartus軟件的發(fā)展史 …………………………………………………… 18
1.2.2 QuartusPrime的下載 …………………………………………………… 18
1.2.3 QuartusPrime的安裝 …………………………………………………… 21
1.2.4 QuartusPrime軟件的基本使用 ………………………………………… 27
第2章 FPGA開發(fā)軟硬件平臺介紹 ………………………………………………… 39
2.1 AC620開發(fā)套件………………………………………………………………… 39
2.1.1 AC620開發(fā)板的功能特點 ………………………………………………… 39
2.1.2 AC620開發(fā)板的使用 ……………………………………………………… 43
2.2 IntelFPGA開發(fā)流程 ………………………………………………………… 57
2.2.1 建立工程 …………………………………………………………………… 57
2.2.2 設(shè)計輸入 …………………………………………………………………… 61
2.2.3 分析和綜合 ………………………………………………………………… 61
2.2.4 功能仿真 …………………………………………………………………… 62
2.2.5 綜合與布局布線 …………………………………………………………… 66
2.2.6 時序仿真 …………………………………………………………………… 66
2.2.7 I/O分配以及生成配置文件 ……………………………………………… 67
2.2.8 配置FPGA下載…………………………………………………………… 67
2.3 FPGA設(shè)計的燒寫與投產(chǎn) ……………………………………………………… 68
2.3.1 FPGA固件存儲方案 ……………………………………………………… 68
2.3.2 CycloneⅣ EFPGA固件燒寫方案 ……………………………………… 69
2.3.3 燒寫文件JIC的產(chǎn)生 ……………………………………………………… 70
第3章 FPGA基本數(shù)字邏輯設(shè)計 …………………………………………………… 74
3.1 組合邏輯電路設(shè)計———譯碼器 ………………………………………………… 74
3.1.1 譯_碼器工作原理 …………………………………………………………… 74
3.1.2 譯碼器Verilog實現(xiàn) ……………………………………………………… 75
3.1.3 激勵創(chuàng)建及仿真測試 ……………………………………………………… 76
3.2 時序邏輯電路設(shè)計———計數(shù)器 ………………………………………………… 79
3.2.1 計數(shù)器工作原理 …………………………………………………………… 80
3.2.2 計數(shù)器Verilog實現(xiàn) ……………………………………………………… 81
3.2.3 仿真及板級驗證 …………………………………………………………… 82
3.3 IP核應(yīng)用———計數(shù)器 ………………………………………………………… 85
3.3.1 IP核創(chuàng)建流程 ……………………………………………………………… 85
3.3.2 仿真及板級驗證 …………………………………………………………… 89
3.3.3 已生成IP核的參數(shù)修改 ………………………………………………… 90
3.3.4 QuartusⅡ中IP核參數(shù)的修改…………………………………………… 94
3.4 BCD計數(shù)器設(shè)計與驗證 ……………………………………………………… 95
3.4.1 BCD碼原理 ………………………………………………………………… 95
3.4.2 BCD計數(shù)器的 Verilog實現(xiàn) ……………………………………………… 96
3.4.3 激勵創(chuàng)建及仿真測試 ……………………………………………………… 97
3.4.4 級聯(lián)BCD計數(shù)器設(shè)計與仿真 …………………………………………… 98
3.5 阻塞賦值與非阻塞賦值原理分析 …………………………………………… 103
3.5.1 不同賦值方式的對比與實現(xiàn) …………………………………………… 103
3.5.2 不同賦值方式的仿真及測試 …………………………………………… 105
3.6 狀態(tài)機設(shè)計實例 ……………………………………………………………… 108
3.6.1 狀態(tài)機工作原理 ………………………………………………………… 108
3.6.2 字符串檢測狀態(tài)機實現(xiàn) ………………………………………………… 110
3.6.3 激勵創(chuàng)建及仿真測試 …………………………………………………… 113
3.7 獨立按鍵消抖設(shè)計與驗證 …………………………………………………… 115
3.7.1 按鍵的物理結(jié)構(gòu)及電路設(shè)計 …………………………………………… 115
3.7.2 硬件電路實現(xiàn)按鍵消抖 ………………………………………………… 116
3.7.3 狀態(tài)機實現(xiàn)按鍵消抖 …………………………………………………… 118
3.7.4 激勵創(chuàng)建及仿真測試 …………………………………………………… 124
3.7.5 任務(wù)及隨機函數(shù)的使用 ………………………………………………… 125
3.8 模塊化設(shè)計基礎(chǔ)———加減法計數(shù)器 ………………………………………… 129
3.8.1 模塊功能劃分 …………………………………………………………… 129
3.8.2 模塊功能設(shè)計 …………………………………………………………… 129
3.8.3 仿真及板級驗證 ………………………………………………………… 132
3.9 8位7段數(shù)碼管驅(qū)動設(shè)計與驗證 …………………………………………… 134
3.9.1 數(shù)碼管驅(qū)動原理 ………………………………………………………… 134
3.9.2 三線制數(shù)碼管電路設(shè)計 ………………………………………………… 137
3.9.3 數(shù)碼管動態(tài)掃描驅(qū)動設(shè)計 ……………………………………………… 138
3.9.4 ISSP生成及使用 ………………………………………………………… 145
3.9.5 板級調(diào)試與驗證 ………………………………………………………… 149
3.9.6 QuartusⅡ中ISSP的使用方法 ………………………………………… 152
3.10 串口發(fā)送模塊設(shè)計與驗證 …………………………………………………… 153
3.10.1 異步串行通信原理及電路設(shè)計 ………………………………………… 154
3.10.2 UART異步串行通信發(fā)送模塊設(shè)計與實現(xiàn)…………………………… 157
3.10.3 激勵創(chuàng)建及仿真測試 …………………………………………………… 162
3.10.4 按鍵控制串口發(fā)送設(shè)計 ………………………………………………… 163
3.11 串口接收模塊的設(shè)計與驗證 ………………………………………………… 165
3.11.1 串口接收原理分析 ……………………………………………………… 166
3.11.2 UART異步串行通信接收模塊設(shè)計與實現(xiàn)…………………………… 167
3.11.3 仿真及板級驗證 ………………………………………………………… 171
第4章 FPGA片上專用資源使用 …………………………………………………… 176
4.1 嵌入式RAM 的使用———雙端口RAM …………………………………… 176
4.1.1 CycloneⅣ體系結(jié)構(gòu)及嵌入式存儲器原理 ……………………………… 176
4.1.2 IP核使用———dpram …………………………………………………… 178
4.1.3 激勵創(chuàng)建及仿真測試 …………………………………………………… 182
4.2 搭建串口收發(fā)與雙口RAM 存儲的簡易應(yīng)用系統(tǒng) ………………………… 185
4.2.1 系統(tǒng)模塊功能劃分及接口設(shè)計 ………………………………………… 185
4.2.2 頂層文件設(shè)計 …………………………………………………………… 185
4.2.3 控制模塊設(shè)計 …………………………………………………………… 186
4.2.4 仿真及板級驗證 ………………………………………………………… 187
4.3 嵌入式RAM 的使用———ROM ……………………………………………… 190
4.3.1 IP核使用———ROM ……………………………………………………… 191
4.3.2 激勵創(chuàng)建及仿真測試 …………………………………………………… 193
4.3.3 SignaTapⅡ使用及板級驗證 …………………………………………… 195
4.4 嵌入式塊RAM 的使用———FIFO …………………………………………… 201
4.4.1 FIFO的相關(guān)知識 ………………………………………………………… 202
4.4.2 IP核的使用———FIFO…………………………………………………… 204
4.5 PLL鎖相環(huán)介紹與簡單應(yīng)用 ………………………………………………… 213
4.5.1 PLL相關(guān)知識 …………………………………………………………… 213
4.5.2 IP核使用———PLL ……………………………………………………… 215
4.5.3 仿真及板級驗證 ………………………………………………………… 219
第5章 FPGA進階數(shù)字邏輯設(shè)計 …………………………………………………… 223
5.1 無源蜂鳴器驅(qū)動設(shè)計與驗證 ………………………………………………… 223
5.1.1 無源蜂鳴器電路設(shè)計 …………………………………………………… 223
5.1.2 無源蜂鳴器驅(qū)動原理 …………………………………………………… 224
5.1.3 PWM 發(fā)生器模塊設(shè)計…………………………………………………… 225
5.1.4 仿真及板級驗證 ………………………………………………………… 227
5.2 線性序列機與串行接口DAC驅(qū)動設(shè)計與驗證……………………………… 232
5.2.1 DAC芯片概述及電路設(shè)計 ……………………………………………… 232
5.2.2 TLV5618型DAC芯片輸出電壓計算原理 …………………………… 234
5.2.3 TLV5618型DAC接口時序 …………………………………………… 235
5.2.4 線性序列機設(shè)計思想與接口時序設(shè)計 ………………………………… 236
5.2.5 基于線性序列機的DAC驅(qū)動設(shè)計 ……………………………………… 238
5.2.6 仿真及板級測試 ………………………………………………………… 241
5.3 線性序列機與串行接口ADC驅(qū)動設(shè)計與驗證……………………………… 243
5.3.1 ADC芯片概述及電路設(shè)計 ……………………………………………… 244
5.3.2 ADC128S022型ADC接口時序 ………………………………………… 245
5.3.3 ADC128S022接口時序設(shè)計 …………………………………………… 247
5.3.4 基于線性序列機的ADC驅(qū)動設(shè)計 ……………………………………… 249
5.3.5 仿真及板級測試 ………………………………………………………… 252
5.4 HT6221紅外遙控解碼設(shè)計與驗證 ………………………………………… 257
5.4.1 紅外遙控系統(tǒng)組成及電路設(shè)計 ………………………………………… 257
5.4.2 紅外遙控協(xié)議分析(NEC協(xié)議)………………………………………… 258
5.4.3 紅外解碼模塊設(shè)計 ……………………………………………………… 260
5.4.4 仿真及板級驗證 ………………………………………………………… 265
5.5 TFT顯示屏驅(qū)動設(shè)計與驗證 ………………………………………………… 267
5.5.1 TFT觸摸屏驅(qū)動電路設(shè)計 ……………………………………………… 268
5.5.2 RGB接口TFT屏掃描方式……………………………………………… 270
5.5.3 RGB接口TFT屏?xí)r序分析……………………………………………… 271
5.5.4 RGB接口TFT屏驅(qū)動設(shè)計……………………………………………… 272
5.5.5 仿真及板級驗證 ………………………………………………………… 275
第6章 FPGA綜合數(shù)字系統(tǒng)設(shè)計 …………………………………………………… 280
6.1 八通道數(shù)字電壓表 …………………………………………………………… 280
6.1.1 數(shù)字電壓表功能劃分 …………………………………………………… 280
6.1.2 按鍵輸入模塊 …………………………………………………………… 281
6.1.3 通道選擇模塊 …………………………………………………………… 281
6.1.4 ADC控制模塊———ADC128S022 ……………………………………… 282
6.1.5 數(shù)據(jù)預(yù)處理模塊 ………………………………………………………… 282
6.1.6 碼制轉(zhuǎn)換模塊 …………………………………………………………… 284
6.1.7 數(shù)碼管驅(qū)動模塊 ………………………………………………………… 287
6.1.8 頂層設(shè)計 ………………………………………………………………… 288
6.1.9 基于查找表的數(shù)據(jù)電壓換算 …………………………………………… 289
6.2 雙通道幅頻相可調(diào)DDS信號發(fā)生器 ………………………………………… 292
6.2.1 DDS原理與實現(xiàn) ………………………………………………………… 293
6.2.2 數(shù)/模轉(zhuǎn)換器(DAC)驅(qū)動模塊設(shè)計 ……………………………………… 299
6.2.3 串口命令接收與解析 ……………………………………………………303
6.2.4 信號發(fā)生器頂層設(shè)計 …………………………………………………… 315
6.2.5 系統(tǒng)測試 ………………………………………………………………… 316
6.3 串口讀/寫EEPROM ………………………………………………………… 317
6.3.1 I2C基本概念 ……………………………………………………………… 317
6.3.2 I2C協(xié)議時序介紹 ………………………………………………………… 318
6.3.3 I2C器件地址 ……………………………………………………………… 319
6.3.4 I2C存儲器地址 …………………………………………………………… 320
6.3.5 I2C寫時序 ………………………………………………………………… 321
6.3.6 I2C單字節(jié)讀時序 ………………………………………………………… 323
6.3.7 I2C讀/寫器件控制器設(shè)計 ……………………………………………… 325
6.3.8 I2C控制器仿真驗證 ……………………………………………………… 335
6.3.9 串口讀/寫EEPROM 系統(tǒng)設(shè)計 ………………………………………… 341
6.3.10 串口讀/寫 EEPROM 仿真驗證 ……………………………………… 351
6.3.11 串口讀/寫EEPROM 板級驗證 ……………………………………… 355
6.4 基于串口獵人的虛擬示波器 ………………………………………………… 359
6.4.1 系統(tǒng)結(jié)構(gòu) ………………………………………………………………… 359
6.4.2 模塊詳解 ………………………………………………………………… 361
6.4.3 仿真驗證 ………………………………………………………………… 375
6.4.4 基于串口獵人的板級驗證 ……………………………………………… 385
6.5 SDRAM 控制器設(shè)計 ………………………………………………………… 391
6.5.1 SDRAM 基本概念………………………………………………………… 391
6.5.2 SDRAM 存取原理………………………………………………………… 392
6.5.3 SDRAM 器件引腳說明…………………………………………………… 394
6.5.4 SDRAM 特性 …………………………………………………………… 395
6.5.5 SDRAM 操作命令介紹…………………………………………………… 396
6.5.6 SDRAM 操作時序………………………………………………………… 403
6.5.7 SDRAM 控制器設(shè)計……………………………………………………… 418
6.5.8 SDRAM 控制器仿真驗證………………………………………………… 425
6.5.9 SDRAM 控制器設(shè)計優(yōu)化………………………………………………… 430
6.5.10 優(yōu)化控制器仿真驗證 ……………………………………………………436
6.6 串口傳圖幀緩存設(shè)計 ………………………………………………………… 440
6.6.1 系統(tǒng)結(jié)構(gòu) ………………………………………………………………… 440
6.6.2 仿真驗證 ………………………………………………………………… 446
6.6.3 板級驗證 ………………………………………………………………… 450
參考文獻………………………………………………………………………………… 454