基于Proteus的計(jì)算機(jī)系統(tǒng)實(shí)驗(yàn)教程：邏輯、組成原理、體系結(jié)構(gòu)、微機(jī)接口

出版說明
前言
第1章 數(shù)字邏輯實(shí)驗(yàn)
1.1 觸發(fā)器與寄存器實(shí)驗(yàn)
1.1.1 實(shí)驗(yàn)概述
1.1.2 總線通路
1.1.3 觸發(fā)器
1.1.4 寄存器
1.1.5 實(shí)驗(yàn)步驟
1.1.6 思考題
1.2 邏輯門與算術(shù)電路實(shí)驗(yàn)
1.2.1 實(shí)驗(yàn)概述
1.2.2 邏輯門
1.2.3 算術(shù)電路
1.2.4 串行進(jìn)位加法器
1.2.5 并行進(jìn)位加法器
1.2.6 實(shí)驗(yàn)步驟
1.2.7 思考題
1.3 組合邏輯電路實(shí)驗(yàn)
1.3.1 實(shí)驗(yàn)概述
1.3.2 譯碼器
1.3.3 編碼器
1.3.4 數(shù)據(jù)選擇器
1.3.5 奇偶校驗(yàn)電路
1.3.6 實(shí)驗(yàn)步驟
1.3.7 思考題
1.4 數(shù)據(jù)比較器和仲裁器電路實(shí)驗(yàn)
1.4.1 實(shí)驗(yàn)概述
1.4.2 數(shù)據(jù)比較器
1.4.3 仲裁器
1.4.4 實(shí)驗(yàn)步驟
1.4.5 思考題
1.5 時(shí)序邏輯電路實(shí)驗(yàn)
1.5.1 實(shí)驗(yàn)概述
1.5.2 計(jì)數(shù)器原理
1.5.3 異/同步計(jì)數(shù)器
1.5.4 加法/減法計(jì)數(shù)器
1.5.5 任意進(jìn)制計(jì)數(shù)器
1.5.6 電子鐘
1.5.7 實(shí)驗(yàn)步驟
1.5.8 思考題
第2章 計(jì)算機(jī)組成原理實(shí)驗(yàn)
2.1 狀態(tài)機(jī)實(shí)驗(yàn)
2.1.1 實(shí)驗(yàn)概述
2.1.2 狀態(tài)機(jī)原理
2.1.3 環(huán)形計(jì)數(shù)器
2.1.4 扭環(huán)計(jì)數(shù)器
2.1.5 狀態(tài)機(jī)示例：交通燈
2.1.6 實(shí)驗(yàn)步驟
2.1.7 思考題
2.2 運(yùn)算器實(shí)驗(yàn)
2.2.1 實(shí)驗(yàn)概述
2.2.2 算術(shù)邏輯運(yùn)算器74LS181
2.2.3 串行乘法運(yùn)算
2.2.4 實(shí)驗(yàn)步驟
2.2.5 思考題
2.3 存儲器實(shí)驗(yàn)
2.3.1 實(shí)驗(yàn)概述
2.3.2 存儲器電路
2.3.3 ROM批量導(dǎo)入數(shù)據(jù)的技巧
2.3.4 實(shí)驗(yàn)步驟
2.3.5 思考題
2.4 微程序控制器實(shí)驗(yàn)
2.4.1 實(shí)驗(yàn)概述
2.4.2 數(shù)據(jù)通路
2.4.3 微程序原理
2.4.4 微程序控制器
2.4.5 時(shí)序發(fā)生器
2.4.6 實(shí)驗(yàn)步驟
2.4.7 思考題
2.5 硬布線控制器實(shí)驗(yàn)
2.5.1 實(shí)驗(yàn)概述
2.5.2 單周期硬布線控制器
2.5.3 多周期硬布線控制器
2.5.4 實(shí)驗(yàn)步驟
2.5.5 思考題
第3章 計(jì)算機(jī)體系結(jié)構(gòu)實(shí)驗(yàn)
3.1 微程序CPU實(shí)驗(yàn)
3.1.1 實(shí)驗(yàn)概述
3.1.2 CPU指令集
3.1.3 微程序CPU架構(gòu)
3.1.4 時(shí)序電路（CLOCK）
3.1.5 微程序控制器（CONTROLLER）
3.1.6 取指及中斷處理過程
3.1.7 寄存器及I/O操作指令
3.1.8 存儲器及堆棧操作指令
3.1.9 跳轉(zhuǎn)系列指令
3.1.10 算術(shù)邏輯運(yùn)算系列指令
3.1.11 實(shí)驗(yàn)步驟
3.1.12 思考題
3.2 硬布線CPU實(shí)驗(yàn)
3.2.1 實(shí)驗(yàn)概述
3.2.2 硬布線CPU架構(gòu)
3.2.3 硬布線CPU的控制器
3.2.4 硬布線CPU的狀態(tài)機(jī)流程圖
3.2.5 實(shí)驗(yàn)步驟
3.2.6 思考題
3.3 流水線CPU實(shí)驗(yàn)
3.3.1 實(shí)驗(yàn)概述
3.3.2 流水線CPU架構(gòu)
3.3.3 指令流水線及取指（F）階段
3.3.4 數(shù)據(jù)通路概述
3.3.5 譯碼（D）階段及“暫?！睓C(jī)制
3.3.6 執(zhí)行（E）階段及“氣泡”機(jī)制
3.3.7 寫回（W）階段及“旁路”機(jī)制
3.3.8 中斷處理過程及“中斷延遲”機(jī)制
3.3.9 流水線相關(guān)問題
3.3.10 實(shí)驗(yàn)步驟
3.3.11 思考題
3.4 嵌套中斷CPU實(shí)驗(yàn)
3.4.1 實(shí)驗(yàn)概述
3.4.2 硬布線堆棧電路
3.4.3 基于硬布線堆棧的嵌套中斷CPU
3.4.4 實(shí)驗(yàn)步驟
3.4.5 思考題
第4章 微機(jī)接口實(shí)驗(yàn)
4.1 I/O接口擴(kuò)展實(shí)驗(yàn)
4.1.1 實(shí)驗(yàn)概述
4.1.2 8255A芯片的結(jié)構(gòu)
4.1.3 8255A芯片的工作方式
4.1.4 “CPU+8255A”微機(jī)系統(tǒng)
4.1.5 實(shí)驗(yàn)步驟
4.1.6 思考題
4.2 定時(shí)器/計(jì)數(shù)器實(shí)驗(yàn)
4.2.1 實(shí)驗(yàn)概述
4.2.2 8253A芯片的結(jié)構(gòu)
4.2.3 8253A芯片的工作方式
4.2.4 “CPU+8253A”微機(jī)系統(tǒng)
4.2.5 實(shí)驗(yàn)步驟
4.2.6 思考題
4.3 串口通信實(shí)驗(yàn)
4.3.1 實(shí)驗(yàn)概述
4.3.2 8251A芯片的結(jié)構(gòu)及功能
4.3.3 8251A芯片的工作方式
4.3.4 “CPU+8253A+8251A”微機(jī)系統(tǒng)
4.3.5 實(shí)驗(yàn)步驟
4.3.6 思考題
4.4 模數(shù)轉(zhuǎn)換實(shí)驗(yàn)
4.4.1 實(shí)驗(yàn)概述
4.4.2 ADC0809芯片的結(jié)構(gòu)及工作方式
4.4.3 “CPU+ADC0809”微機(jī)系統(tǒng)
4.4.4 實(shí)驗(yàn)步驟
4.4.5 思考題
4.5 數(shù)模轉(zhuǎn)換實(shí)驗(yàn)
4.5.1 實(shí)驗(yàn)概述
4.5.2 DAC0832芯片的結(jié)構(gòu)及工作方式
4.5.3 實(shí)驗(yàn)步驟
4.5.4 思考題
4.6 液晶屏顯示實(shí)驗(yàn)
4.6.1 實(shí)驗(yàn)概述
4.6.2 LCD1602液晶芯片的結(jié)構(gòu)
4.6.3 8255芯片的工作方式
4.6.4 “CPU+LCD1602”微機(jī)系統(tǒng)
4.6.5 實(shí)驗(yàn)步驟
4.6.6 思考題
4.7 中斷控制器實(shí)驗(yàn)
4.7.1 實(shí)驗(yàn)概述
4.7.2 8259芯片的結(jié)構(gòu)
4.7.3 8259A芯片的工作方式
4.7.4 8259A芯片的命令字
4.7.5 8259A