基于HyperLynx 9.0的信號(hào)和電源完整性仿真分析

第1章 信號(hào)完整性概述
1．1 信號(hào)完整性的要求以及問題的產(chǎn)生
1．2 信號(hào)完整性問題的分類
1．3 模型介紹
習(xí)題
第2章 IBIS模型介紹
2．1 IBIS工作原理
2．2 IBIS基礎(chǔ)知識(shí)
2．3 IBIS器件描述
2．4 IBIS模型的建立
2．5 IBIS模型的驗(yàn)證方法
2．6 IBIS模型與信號(hào)完整性分析
習(xí)題
第3章 傳輸線理論與信號(hào)完整性分析
3．1 傳輸線模型
3．2 傳輸線的特性阻抗
3．3 反射的理論分析和仿真
3．4 端接電阻匹配方式
3．5 多負(fù)載的端接
習(xí)題
第4章 信號(hào)完整性原理圖
4．1 建立新的自由格式（Free-Form）原理圖
4．2 原理圖設(shè)計(jì)進(jìn)階
習(xí)題
第5章 布線前仿真
5．1 對(duì)網(wǎng)絡(luò)的LineSim仿真
5．2 對(duì)網(wǎng)絡(luò)的EMC分析
習(xí)題
第6章 LineSim的串?dāng)_及差分信號(hào)仿真
6．1 串?dāng)_及差分信號(hào)的技術(shù)背景
6．2 LineSim的串?dāng)_分析
6．3 LineSim的差分信號(hào)仿真
習(xí)題
第7章 HyperLynx模型編輯器
7．1 集成電路的模型
7．2 IBIS模型編輯器
7．3 使用IBIS模型
習(xí)題
第8章 布線后仿真
8．1 布線后仿真（BoardSim）用戶界面
8．2 快速分析整板的信號(hào)完整性和EMC問題
8．3 在BoardSim中運(yùn)行交互式仿真
8．4 使用曼哈頓布線進(jìn)行BoardSim仿真
習(xí)題
第9章 BoardSim的串?dāng)_及Gbit信號(hào)仿真
9．1 快速分析整板的串?dāng)_強(qiáng)度
9．2 交互式串?dāng)_仿真
9．3 Gbit信號(hào)仿真
習(xí)題
第10章 高級(jí)分析技術(shù)
10．1 4個(gè)“T”的研究
10．2 BoardSim中的差分對(duì)
10．3 建立SPICE電路連接
10．4 標(biāo)準(zhǔn)眼圖與快速眼圖仿真
習(xí)題
第11章 多板仿真
11．1 多板仿真概述
11．2 建立多板仿真項(xiàng)目
11．3 運(yùn)行多板仿真
11．4 多板仿真練習(xí)
習(xí)題
第12章 HDMI實(shí)例仿真
12．1 HyperLynx中的TMDS布線
12．2 基本TMDS傳輸信號(hào)分析
12．3 TMDS差分對(duì)對(duì)內(nèi)偏移仿真
12．4 TMDS差分對(duì)對(duì)間偏移
12．5 串?dāng)_的影響
習(xí)題
第13章 PCI-E的設(shè)計(jì)與仿真
13．1 PCI-E設(shè)計(jì)工具介紹
13．2 分析傳輸線路上的損耗
13．3 分析發(fā)射機(jī)的性能
13．4 串?dāng)_分析
習(xí)題
第14章 SATA接口的仿真分析
14．1 SATA接口簡介
14．2 SATA的電路仿真
習(xí)題
第15章 SAS的實(shí)例仿真
15．1 分析輸電線路的損耗
15．2 系統(tǒng)仿真及眼圖分析
15．3 串?dāng)_分析
習(xí)題
第16章 DDR的數(shù)據(jù)仿真和地址仿真
16．1 DDR仿真概述
16．2 DDR數(shù)據(jù)仿真前的數(shù)據(jù)驗(yàn)證
16．3 DDR數(shù)據(jù)仿真的具體步驟
16．4 DDR地址仿真前的數(shù)據(jù)驗(yàn)證
16．5 DDR地址仿真的具體步驟
習(xí)題
第17章 USB實(shí)驗(yàn)仿真與結(jié)果分析
17．1 實(shí)驗(yàn)仿真過程
17．2 結(jié)果分析與總結(jié)
習(xí)題
第18章 直流壓降分析
18．1 前仿真的直流壓降分析
18．2 后仿真的直流壓降分析
18．3 批量直流壓降分析
習(xí)題
第19章 去耦分析
19．1 去耦分析(Pre-Layout)
19．2 后仿真的去耦分析
19．3 去耦電容在后仿真分析中的作用
19．4 使用QPL 文件為去耦電容分配模型
習(xí)題
第20章 板層噪聲分析和SI/PI聯(lián)合仿真
20．1 前仿真層噪聲分析
20．2 后仿真層噪聲分析
20．3 設(shè)置和運(yùn)行SI/PI 聯(lián)合仿真
20．4 執(zhí)行信號(hào)過孔旁路分析
習(xí)題
第21章 DDR2 內(nèi)存接口的布局前信號(hào)完整性分析
21．1 創(chuàng)建一個(gè)DDR2內(nèi)存接口多板工程
21．2 在LineSim中規(guī)劃和設(shè)計(jì)疊層與多層板
21．3 在LineSim中創(chuàng)建內(nèi)存數(shù)據(jù)網(wǎng)絡(luò)
21．4 數(shù)據(jù)寫操作的終端方案
21．5 數(shù)據(jù)讀操作的終端對(duì)策
21．6 傳輸線長度、過孔和驅(qū)動(dòng)強(qiáng)度對(duì)信號(hào)完整性的影響
21．7 設(shè)置分析選通脈沖差分網(wǎng)絡(luò)
習(xí)題
第22章 DDR2存儲(chǔ)器接口前仿真串?dāng)_分析
22．1 單端網(wǎng)絡(luò)中的串?dāng)_
22．2 差分對(duì)上的串?dāng)_
習(xí)題
第23章 DDR2存儲(chǔ)器接口的布局前仿真時(shí)序分析
23．1 設(shè)置數(shù)據(jù)激勵(lì)和選通脈沖網(wǎng)絡(luò)
23．2 仿真并且獲得寫操作的建立時(shí)間裕量
23．3 獲得寫操作的保持時(shí)間裕量
23．4 探究影響源同步時(shí)序的因素
習(xí)題
第24章 DDR2存儲(chǔ)器接口的后仿真驗(yàn)證
24．1 收集設(shè)計(jì)信息并為DDRx向?qū)?zhǔn)備設(shè)計(jì)電路
24．2 設(shè)置DDRx向?qū)?br />24．3 分析DDR2 仿真結(jié)果
習(xí)題
第25章 串行通道的前仿真分析
25．1 探索多層板中的PCI-E串行通道
25．2 設(shè)置疊層以減小損耗
25．3 分析通道的不同配置對(duì)損耗的影響
25．4 檢查驅(qū)動(dòng)端規(guī)范
25．5 檢查接收器規(guī)范
25．6 通過仿真得出整個(gè)通道的驅(qū)動(dòng)約束限制
習(xí)題
第26章 串行通道的后仿真驗(yàn)證
26．1 從一個(gè)多層板工程中驗(yàn)證串行通道
26．2 在多層板中設(shè)置連接器模型
26．3 通過導(dǎo)出到LineSim驗(yàn)證一個(gè)串行通道
26．4 快速眼圖仿真
習(xí)題