數(shù)字信號(hào)處理器原理及應(yīng)用

第1章 數(shù)字信號(hào)處理器結(jié)構(gòu)
1．1 數(shù)字信號(hào)處理器
1．2 DSP基本特性
1．3 TI28XDSP基本信號(hào)與總線(xiàn)結(jié)構(gòu)
1．4 DSP的CPU寄存器
第2章 數(shù)字信號(hào)處理器通用輸入輸出端口
2．1 DSP2812的GP10
2．2 DSP程序編制方法
2．2．1 DSP編程的基本數(shù)據(jù)結(jié)構(gòu)類(lèi)型
2．2．2 演示程序
第3章 DSP系統(tǒng)控制與中斷
3．1 系統(tǒng)控制與時(shí)鐘
3．1．1 結(jié)構(gòu)概述
3．1．2 控制寄存器
3．1．3 振蕩器OSC和鎖相環(huán)PLL
3．2 DSP的CPU中斷
3．2．1 CPU中斷概述
3．2．2 CPU中斷向量?jī)?yōu)先級(jí)
3．2．3 CPU中斷標(biāo)志寄存器
3．2．4 CPU中斷使能寄存器IER和調(diào)試中斷使能寄存器DBGIER
3．2．5 可屏蔽中斷的處理過(guò)程
3．2．6 非屏蔽中斷類(lèi)型
3．3 DSP片內(nèi)外設(shè)的中斷擴(kuò)展管理（PIE）
3．3．1 PIE部分概述
3．3．2 PIE中斷處理結(jié)構(gòu)
3．3．3 PIE中斷處理流程
3．3．4 PIE中斷向量表
3．3．5 PIE中斷相關(guān)寄存器
3．3．6 外部中斷控制寄存器
3．4 CPU定時(shí)器
3．5 看門(mén)狗模塊
3．6 演示程序
第4章 DSP的存儲(chǔ)器
4．1 片內(nèi)存儲(chǔ)器
4．1．1 SARAM
4．1．2 FLASH和OTP
4．1．3 其他
4．2 片外存儲(chǔ)器和外部接口XINTF
4．2．1 基本組成
4．2．2 時(shí)鐘配置
4．2．3 XINTF寄存器
4．3 演示程序
第5章 DSP的引導(dǎo)裝載BootLoader
5．1 引導(dǎo)ROM概述
5．2 引導(dǎo)裝載BootLoader
5．3 引導(dǎo)裝載的數(shù)據(jù)流格式
5．4 引導(dǎo)裝載程序
5．5 演示程序
第6章 SCI串行通信接口
6．1 SCI概述
6．2 SCI通信結(jié)構(gòu)
6．3 SCI多機(jī)通信
6．4 SCI中斷和波特率設(shè)置
6．5 SCI寄存器
6．6 演示程序
第7章 SPI串行外設(shè)接口
7．1 SPI模塊概述
7．2 SPI操作模式
7．3 SPI中斷和數(shù)據(jù)傳輸
7．3．1 SPI中斷控制位
7．3．2 SPI數(shù)據(jù)格式和波特率
7．4 SPIFIFO
7．5 SPI寄存器
7．6 演示程序
第8章 A/D轉(zhuǎn)換器
8．1 A/D轉(zhuǎn)換排序器工作原理
8．2 連續(xù)自動(dòng)排序模式
8．3 啟動(dòng)/停止模式
8．4 同步采樣和觸發(fā)信號(hào)
8．5 排序轉(zhuǎn)換的中斷操作模式
8．6 ADC時(shí)鐘及其他
8．7 ADC寄存器
8．8 演示程序
參考文獻(xiàn)