面向大規(guī)模應(yīng)用的高性能計(jì)算編程與優(yōu)化

序
前言
第1章 緒論
1．1 大規(guī)模應(yīng)用對高性能計(jì)算的迫切需求
1．2 高性能計(jì)算硬件基礎(chǔ)
1．2．1 多核通用處理器
1．2．2 眾核加速器
1．2．3 加速器增強(qiáng)型異構(gòu)系統(tǒng)
1．3 高性能計(jì)算編程挑戰(zhàn)與研究現(xiàn)狀
1．3．1 高性能計(jì)算編程挑戰(zhàn)
1．3．2 高性能計(jì)算編程研究現(xiàn)狀
參考文獻(xiàn)
第2章 高性能計(jì)算并行基礎(chǔ)
2．1 并行計(jì)算分類
2．1．1 數(shù)據(jù)并行
2．1．2 任務(wù)并行
2．2 并行計(jì)算的度量
2．2．1 性能
2．2．2 擴(kuò)展性
2．3 并行程序測試集
2．3．1 Linpack
2．3．2 13類基準(zhǔn)測試分類體系
2．3．3 其他測試集
參考文獻(xiàn)
第3章 并行程序設(shè)計(jì)
3．1 共享存儲(chǔ)計(jì)算機(jī)
3．1．1 共享存儲(chǔ)體系結(jié)構(gòu)
3．1．2 OpenMP編程
3．1．3 實(shí)例
3．2 分布式存儲(chǔ)計(jì)算機(jī)
3．2．1 分布式存儲(chǔ)體系結(jié)構(gòu)
3．2．2 MPI消息傳遞機(jī)制
3．2．3 實(shí)例
3．3 大規(guī)模并行計(jì)算
3．3．1 混合編程模型
3．3．2 大規(guī)模系統(tǒng)節(jié)點(diǎn)問通信優(yōu)化
參考文獻(xiàn)
第4章 GPU并行計(jì)算
4．1 GPU體系結(jié)構(gòu)
4．1．1 GPU的發(fā)展歷程
4．1．2 GPU硬件體系結(jié)構(gòu)
4．2 CUDA編程模型
4．2．1 程序結(jié)構(gòu)
4．2．2 存儲(chǔ)模型
4．3 性能優(yōu)化
4．3．1 大規(guī)模線程并行
4．3．2 全局帶寬的利用
4．3．3 SM片上資源優(yōu)化
4．4 單節(jié)點(diǎn)多GPU編程
4．4．1 單線程多GPU編程
4．4．2 多線程多GPU編程
4．4．3 多GPU P2P直接通信模式
4．5 大規(guī)模CPU-GPU異構(gòu)計(jì)算
參考文獻(xiàn)
第5章 MIC并行計(jì)算
5．1 MIC體系結(jié)構(gòu)
5．1．1 MIC體系結(jié)構(gòu)概述
5．1．2 MIC計(jì)算核
5．1．3 MIC環(huán)形網(wǎng)絡(luò)
5．1．4 MIC存儲(chǔ)層次
5．2 MIC編程模式
5．2．1 offioad編程模式
5．2．2 native編程模式
5．2．3 底層編程接口
5．3 性能優(yōu)化策略
5．3．1 并行優(yōu)化
5．3．2 訪存優(yōu)化
5．3．3 通信優(yōu)化
5．4 節(jié)點(diǎn)內(nèi)多MIC并行計(jì)算
5．4．1 基于stencil計(jì)算的任務(wù)劃分
5．4．2 基于pragma卸載模式的優(yōu)化
5．4．3 基于系統(tǒng)級接口的卸載模式
5．4．4 基于MPI-OpenMP的對稱模式
5．4．5 不同卸載模式的比較
5．5 大規(guī)模CPU-MIC并行計(jì)算
5．5．1 大規(guī)模CPU-MIC異構(gòu)系統(tǒng)
5．5．2 基于MIC加速器的大規(guī)模異構(gòu)系統(tǒng)的編程模型
5．5．3 基于MIC加速器的大規(guī)模異構(gòu)系統(tǒng)的并行優(yōu)化
5．6 本章小結(jié)
參考文獻(xiàn)
第6章 面向貝葉斯進(jìn)化分析的大規(guī)模異構(gòu)混合計(jì)算
6．1 引言
6．2 背景
6．2．1 MrBayes概述
6．2．2 同時(shí)利用CPI_J和GPIJ的挑戰(zhàn)
6．3 方法
6．3．1 OMC3算法
6．3．2 負(fù)載劃分策略
6．4 結(jié)果和討論
6．4．1 實(shí)驗(yàn)設(shè)置
6．4．2 單計(jì)算節(jié)點(diǎn)上的性能
6．4．3 驗(yàn)證負(fù)載劃分策略
6．4．4 多節(jié)點(diǎn)擴(kuò)展性
6．5 小結(jié)
參考文獻(xiàn)
第7章 基于CPU-GPU異構(gòu)系統(tǒng)的雙巖沉降模擬
7．1 概述
7．2 數(shù)學(xué)模型和數(shù)值方法
7．3 并行實(shí)現(xiàn)設(shè)計(jì)
7．3．1 基于MPI的CPU-only實(shí)現(xiàn)
7．3．2 GPU-only實(shí)現(xiàn)
7．3．3 CPU-GPU混合實(shí)現(xiàn)
7．4 實(shí)驗(yàn)評估與分析
7．4．1 實(shí)驗(yàn)設(shè)置和結(jié)果
7．4．2 單GPU性能比較與分析
7．4．3 擴(kuò)展性評測
7．4．4 時(shí)間分布
7．5 小結(jié)
參考文獻(xiàn)
第8章 接近納米級精度的鈣動(dòng)力模擬并行計(jì)算
8．1 引言
8．2 應(yīng)用描述
8．2．1 數(shù)學(xué)模型
8．2．2 數(shù)值方法
8．3 目標(biāo)體系結(jié)構(gòu)
8．4 實(shí)現(xiàn)和優(yōu)化
8．4．1 整體策略
8．4．2 單協(xié)處理器利用
8．4．3 單節(jié)點(diǎn)利用
8．4．4 多節(jié)點(diǎn)效率
8．5 性能研究
8．5．1 單協(xié)處理器性能
8．5．2 單節(jié)點(diǎn)性能
8．5．3 弱擴(kuò)展性
8．5．4 強(qiáng)擴(kuò)展性
8．6 模擬結(jié)果
8．7 小結(jié)
參考文獻(xiàn)
第9章 未來的高性能計(jì)算
9．1 E級計(jì)算的挑戰(zhàn)
9．2 Scale up與Scale out的比較
9．3 未來可能的發(fā)展方向
9．3．1 大規(guī)模機(jī)器學(xué)習(xí)
9．3．2 熱點(diǎn)方向
參考文獻(xiàn)