可編程器件及應用實驗技術(shù)

第1章緒論
1.1EDA技術(shù)及其應用介紹
1.2可編程邏輯器件概述
1.3PLD設(shè)計開發(fā)簡介
1.3.1PLD設(shè)計方法
1.3.2PLD設(shè)計流程
1.4本章小結(jié)
第2章實驗系統(tǒng)硬件平臺介紹
2.1CPLD 開發(fā)板介紹
2.2開發(fā)板核心電路詳解
2.2.1CPLD主芯片
2.2.2電源電路
2.2.3時鐘和復位電路
2.2.4JTAG電路
2.2.5擴展I/O分配電路
2.3板載外設(shè)電路詳解
2.3.1按鍵及LED
2.3.2撥碼開關(guān)電路
2.3.3蜂鳴器電路
2.3.4七段數(shù)碼管顯示電路
2.3.5液晶1602與12864接口電路
2.3.6RS232串口電路
2.3.7VGA接口電路
2.3.8PS/2 鍵盤、鼠標接口電路
2.3.9串行DAC、ADC電路
2.3.10I2C接口電路
2.3.11實時時鐘電路
2.3.12溫度傳感器電路
2.3.13紅外線接收電路
2.3.14步進電機控制電路
2.4板載跳線說明
2.5開發(fā)板使用注意事項
2.5.1供電安全
2.5.2JTAG的插拔安全
2.6本章小結(jié)
2.7習題
第3章實驗系統(tǒng)軟件環(huán)境說明
3.1Quartus Ⅱ集成開發(fā)環(huán)境簡介
3.1.1概述
3.1.2Quartus Ⅱ的安裝
3.1.3Quartus Ⅱ圖形用戶界面介紹
3.2Quartus Ⅱ使用方法
3.2.1創(chuàng)建工程
3.2.2建立頂層圖
3.2.3仿真
3.2.4生成頂層原理圖
3.2.5分配管腳
3.2.6編程下載
3.2.7連線
3.3ModelSim使用方法
3.3.1ModelSim軟件安裝
3.3.2在Quartus Ⅱ中調(diào)用ModelSimAltera
3.4本章小結(jié)
3.5習題
第4章可編程器件實驗——基礎(chǔ)篇
4.1實驗一組合邏輯全加器設(shè)計
4.2實驗二組合邏輯38譯碼器設(shè)計
4.3實驗三四位數(shù)據(jù)比較器設(shè)計
4.4實驗四多路數(shù)據(jù)選擇器設(shè)計
4.5實驗五編碼器設(shè)計
4.6實驗六計數(shù)器設(shè)計
4.7實驗七七段數(shù)碼管控制設(shè)計
4.8本章小結(jié)
4.9習題
第5章可編程器件實驗——提高篇
5.1實驗一組合邏輯電路設(shè)計
5.2實驗二計數(shù)器及時序電路設(shè)計
5.3實驗三數(shù)字鐘設(shè)計
5.4實驗四函數(shù)信號發(fā)生器設(shè)計
5.5實驗五模擬信號檢測電路設(shè)計
5.6本章小結(jié)
參考文獻
實驗報告一
實驗報告二
實驗報告三
實驗報告四
實驗報告五
實驗報告六
實驗報告七
實驗報告八
實驗報告九
實驗報告十
實驗報告十一
實驗報告十二