EDA技術實踐教程

前言
基礎知識篇
第1章 QuartusⅡ6．0軟件操作指南
1．1 QuartusⅡ6．O簡介
1．2
設計流程操作指南
1．2．1 建立新工程
1．2．2 設計輸入
1．2．3 分析與綜合
1．2．4 適配
1．2．5
全程編譯
1．2．6 時序仿真
1．2．7 電路觀察器
1．2．8 打開原有工程
1．2．9 引腳分配與下載
1．3
Project Navigator與工程管理


前言
基礎知識篇
第1章 QuartusⅡ6．0軟件操作指南
1．1 QuartusⅡ6．O簡介
1．2
設計流程操作指南
1．2．1 建立新工程
1．2．2 設計輸入
1．2．3 分析與綜合
1．2．4 適配
1．2．5
全程編譯
1．2．6 時序仿真
1．2．7 電路觀察器
1．2．8 打開原有工程
1．2．9 引腳分配與下載
1．3
Project Navigator與工程管理
1．3．1 【ierarchy】標簽頁
1．3．2 【Files】標簽頁
1．3．3
工程文件管理
第2章 QuartusⅡ應用技巧
2．1 原理圖編輯器
2．1．1 原理圖編輯工具欄
2．1．2
添加原理圖符號
2．1．3 導線繪制與命名
2．2 波形文件編輯器
2．2．1 波形編輯界面
2．2．2
波形編輯工具欄
2．2．3 仿真設置
2．3 用原理圖輸入法進行設計
2．4 資源分配編輯器
2．4．1
用戶界面和主要功能
2．4．2 【Pin Planner】
2．5 工程設置
2．6 嵌入式邏輯分析儀的應用
2．6．1
SignalTap Ⅱ文件的建立
2．6．2 邏輯分析儀的使用操作
2．7 切換界面模式
第3章 實用語法速查
3．1
VHDL語法要素速查
3．1．1 VHDL標識符命名規(guī)則
3．1．2 VHDL數(shù)值表達方式
3．1．3 VHDL操作符
3．2
VHDL語句格式速查
3．3 Verilog HDL語法要素
3．3．1 Verilog HDL標識符
3．3．2 Verilog
HDL注釋
3．3．3 Verilog的四種邏輯值
3．3．4 Verilog HDL數(shù)據(jù)類型
3．3．5 運算符
3．4
Verilog HDL語句格式速查
3．4．1 設計單元：模塊
3．4．2 聲明
3．4．3 模塊并行執(zhí)行語句格式
3．4．4
順序執(zhí)行語句
第4章 GW48教學實驗系統(tǒng)說明
4．1 GW48系列教學實驗系統(tǒng)原理與使用介紹
4．1．1
GW48系統(tǒng)使用注意事項
4．1．2 系統(tǒng)構成與使用方法
4．2 實驗電路結構圖
4．2．1 實驗電路信號資源符號圖說明
4．2．2
各實驗電路結構圖特點
4．3 GW48-PK系統(tǒng)結構圖信號名與芯片引腳對照表
第5章
C-EDA實驗開發(fā)系統(tǒng)簡介
實驗與課程設計篇
第6章 基礎實驗
6．1 實驗操作注意事項
6．2 實驗總結與實驗報告要求
6．3
基礎實驗項目
實驗1 儀器的熟悉及簡單組合電路的設計
實驗2 4位硬件加法器VHDL設計
實驗3 觸發(fā)器的設計
實驗4
含異步清零和同步時鐘使能的4位加法計數(shù)器
實驗5 7段數(shù)碼顯示譯碼器設計
實驗6 組合邏輯電路設計
實驗7 三人裁判表決器設計
實驗8
掃描顯示電路的驅動
實驗9 用狀態(tài)機實現(xiàn)序列檢測器的設計
實驗10 用狀態(tài)機對ADC20809的采樣控制電路實現(xiàn)
實驗11
組合電路設計
實驗12 VGA顯示接口設計實驗
實驗13 二進制碼轉換成BCD碼
第7章 課程設計
7．1 概述
7．2
課程設計內(nèi)容
設計1 數(shù)字式競賽搶答器
設計2 數(shù)字鐘
設計3 數(shù)字頻率計
設計4 拔河游戲機
設計5
乒乓球比賽游戲機
設計6 交通信號燈控制器
設計7 電子密碼鎖
設計8 彩燈控制器
設計9 脈沖按鍵電話顯示器
設計10
簡易電子琴
設計11 出租車自動計費器
設計12 洗衣機控制器
設計13 秒表設計
設計14 簡易函數(shù)信號發(fā)生器設計
設計15
采用流水線技術設計高速數(shù)字相關器
設計16 循環(huán)冗余校驗(CRC)模塊設計
設計17 FPGA步進電機細分驅動控制設計
設計18
直流電機的PWM控制
設計19 測相儀設計