微機原理與接口技術(shù)·基于IA-32處理器和32位匯編語言（第5版）

教學建議
第1章　微型計算機系統(tǒng)概述
1.1　微型計算機的發(fā)展
1.1.1　通用微處理器
1.1.2　專用微處理器
1.1.3　摩爾定律
1.2　Intel 80x86系列處理器
1.2.1　16位80x86處理器
1.2.2　IA-32處理器
1.2.3　Intel 64處理器
1.3　微型計算機的系統(tǒng)組成
1.3.1　馮·諾伊曼計算機結(jié)構(gòu)
1.3.2　微型計算機的硬件系統(tǒng)
1.3.3　PC微機結(jié)構(gòu)
1.3.4　計算機系統(tǒng)的層次結(jié)構(gòu)
1.3.5　微型計算機的軟件系統(tǒng)
第1章總結(jié)
第1章習題
第2章　處理器結(jié)構(gòu)
2.1　處理器的功能結(jié)構(gòu)
2.1.1　處理器的基本結(jié)構(gòu)
2.1.2　8086的功能結(jié)構(gòu)
2.1.3　80386的功能結(jié)構(gòu)
2.1.4　Pentium的功能結(jié)構(gòu)
2.2　寄存器
2.2.1　通用寄存器
2.2.2　標志寄存器
2.2.3　專用寄存器
2.3　存儲器組織
2.3.1　存儲模型
2.3.2　工作方式
2.3.3　邏輯地址
2.4　匯編語言基礎(chǔ)
2.4.1　指令代碼格式
2.4.2　語句格式
2.4.3　源程序框架
2.4.4　開發(fā)過程
2.5　數(shù)據(jù)尋址方式
2.5.1　立即數(shù)尋址方式
2.5.2　寄存器尋址方式
2.5.3　存儲器尋址方式
2.5.4　各種數(shù)據(jù)尋址方式總結(jié)
第2章總結(jié)
第2章習題
第3章　數(shù)據(jù)處理
3.1　數(shù)據(jù)表示
3.1.1　數(shù)制
3.1.2　數(shù)值的編碼
3.1.3　字符的編碼
3.2　常量表達
3.3　變量應(yīng)用
3.3.1　變量定義
3.3.2　變量屬性
3.4　數(shù)據(jù)傳送類指令
3.4.1　通用數(shù)據(jù)傳送指令
3.4.2　堆棧操作指令
3.4.3　其他傳送指令
3.5　算術(shù)運算類指令
3.5.1　狀態(tài)標志
3.5.2　加法指令
3.5.3　減法指令
3.5.4　乘除法等指令
3.6　位操作類指令
3.6.1　邏輯運算指令
3.6.2　移位指令
3.7　串操作類指令
3.7.1　串傳送指令
3.7.2　串檢測指令
3.8　IA-32指令系統(tǒng)
第3章總結(jié)
第3章習題
第4章　匯編語言程序設(shè)計
4.1　分支程序結(jié)構(gòu)
4.1.1　無條件轉(zhuǎn)移指令
4.1.2　條件轉(zhuǎn)移指令
4.1.3　單分支程序結(jié)構(gòu)
4.1.4　雙分支程序結(jié)構(gòu)
4.2　循環(huán)程序結(jié)構(gòu)
4.2.1　循環(huán)指令
4.2.2　計數(shù)控制循環(huán)
4.2.3　條件控制循環(huán)
4.3　子程序結(jié)構(gòu)
4.3.1　子程序指令
4.3.2　子程序設(shè)計
4.3.3　參數(shù)傳遞
4.3.4　程序模塊
4.4　Windows應(yīng)用程序編程
4.4.1　操作系統(tǒng)函數(shù)調(diào)用
4.4.2　控制臺應(yīng)用程序
4.4.3　圖形窗口應(yīng)用程序
4.5　與C++語言混合編程
4.5.1　嵌入?yún)R編
4.5.2　模塊連接
第4章總結(jié)
第4章習題
第5章　微機總線
5.1　總線技術(shù)
5.1.1　總線類型
5.1.2　總線的數(shù)據(jù)傳輸
5.1.3　總線信號和總線時序
5.2　8086的引腳信號
5.2.1　地址/數(shù)據(jù)信號
5.2.2　讀寫控制信號
5.2.3　其他控制信號
5.3　8086的總線時序
5.3.1　寫總線周期
5.3.2　讀總線周期
5.4　Pentium處理器的引腳和時序
5.4.1　引腳定義
5.4.2　總線周期
5.5　微機系統(tǒng)總線
5.5.1　PC總線的發(fā)展
5.5.2　ISA總線
5.5.3　PCI總線
5.5.4　USB總線
第5章總結(jié)
第5章習題
第6章　存儲系統(tǒng)
6.1　存儲系統(tǒng)的層次結(jié)構(gòu)
6.1.1　技術(shù)指標
6.1.2　層次結(jié)構(gòu)
6.1.3　局部性原理
6.2　主存儲器
6.2.1　讀寫存儲器
6.2.2　只讀存儲器
6.2.3　存儲器地址譯碼
6.2.4　主存空間分配
6.3　高速緩沖存儲器
6.3.1　工作原理
6.3.2　地址映射
6.3.3　替換算法
6.3.4　寫入策略
6.3.5　80486的L1 Cache
6.3.6　Pentium的L1 Cache
6.4　存儲管理
6.4.1　段式存儲管理
6.4.2　頁式存儲管理
第6章總結(jié)
第6章習題
第7章　輸入輸出接口
7.1　I/O接口概述
7.1.1　I/O接口的典型結(jié)構(gòu)
7.1.2　I/O端口的編址
7.1.3　輸入輸出指令
7.1.4　16位DOS應(yīng)用程序
7.2　無條件傳送和查詢傳送
7.2.1　無條件傳送
7.2.2　查詢傳送
7.3　中斷控制系統(tǒng)
7.3.1　中斷傳送
7.3.2　IA-32中斷系統(tǒng)
7.3.3　內(nèi)部中斷服務(wù)程序
7.3.4　中斷控制器
7.3.5　外部中斷服務(wù)程序
7.3.6　駐留中斷服務(wù)程序
7.4　DMA傳送
7.4.1　DMA傳送過程
7.4.2　DMA控制器
第7章總結(jié)
第7章習題
第8章　常用接口技術(shù)
8.1　定時控制接口
8.1.1　8253/8254定時器
8.1.2　定時器的應(yīng)用
8.2　并行接口
8.2.1　并行接口電路82
8.2.2　并行接口的應(yīng)用
8.2.3　鍵盤及其接口
8.2.4　數(shù)碼管及其接口
8.3　異步串行通信接口
8.3.1　異步串行通信格式
8.3.2　異步串行接口標準
8.3.3　異步串行通信程序
8.4　模擬接口
8.4.1　模擬輸入輸出系統(tǒng)
8.4.2　D/A轉(zhuǎn)換器
8.4.3　A/D轉(zhuǎn)換器
第8章總結(jié)
第8章習題
第9章　處理器性能提高技術(shù)
9.1　精簡指令集計算機技術(shù)
9.1.1　復(fù)雜指令集和精簡指令集
9.1.2　RISC技術(shù)的主要特點
9.2　指令流水線技術(shù)
9.2.1　指令流水線思想
9.2.2　80486的指令流水線
9.3　浮點數(shù)據(jù)處理單元
9.4　并行處理技術(shù)
9.4.1　并行性概念
9.4.2　數(shù)據(jù)級并行
9.4.3　指令級并行
9.4.4　線程級并行
第9章總結(jié)
第9章習題
附錄　輸入輸出子程序庫
參考文獻