VHDL程序設(shè)計(jì)教程（第4版）

第1章 緒論
1.1 VHDL概述
1.1.1 硬件描述語(yǔ)言的誕生
1.1.2 HDL語(yǔ)言的種類
1.1.3 VHDL語(yǔ)言的特點(diǎn)
1.1.4 VHDL語(yǔ)言的優(yōu)勢(shì)
1.2 VHDL語(yǔ)言設(shè)計(jì)環(huán)境
1.2.1 設(shè)計(jì)工具
1.2.2 仿真工具
1.3 VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)
1.4 VHDL語(yǔ)言課程教學(xué)建議
1.4.1 課時(shí)安排
1.4.2 實(shí)驗(yàn)
1.5 小結(jié)
1.6 習(xí)題
第2章 VHDL語(yǔ)言的詞法基礎(chǔ)
2.1 對(duì)象
2.1.1 對(duì)象的聲明與初始化
2.1.2 常量
2.1.3 變量
2.1.4 信號(hào)
2.1.5 文件
2.1.6 對(duì)象的隱式創(chuàng)建
2.2 詞法元素
2.2.1 數(shù)字
2.2.2 字符、字符串及位串
2.2.3 分隔符
2.2.4 標(biāo)識(shí)符和保留字
2.2.5 注釋
2.3 數(shù)據(jù)類型
2.3.1 類型與子類型
2.3.2 標(biāo)量類型
2.3.3 復(fù)合類型
2.3.4 存取類型
2.3.5 文件類型
2.3.6 隱含類型
2.3.7 IEEE標(biāo)準(zhǔn)類型
2.3.8 類型轉(zhuǎn)換
2.4 運(yùn)算操作符
2.4.1 邏輯運(yùn)算符
2.4.2 關(guān)系運(yùn)算符
2.4.3 移位運(yùn)算符
2.4.4 并置運(yùn)算符
2.4.5 算術(shù)運(yùn)算符
2.4.6 狀態(tài)運(yùn)算符
2.4.7 運(yùn)算符的優(yōu)先級(jí)
2.5 小結(jié)
2.6 習(xí)題
第3章 VHDL語(yǔ)言的程序結(jié)構(gòu)
3.1 實(shí)體
3.1.1 類型說(shuō)明部分
3.1.2 端口說(shuō)明部分
3.1.3 實(shí)體說(shuō)明部分
3.1.4 實(shí)體語(yǔ)句部分
3.2 結(jié)構(gòu)體
3.2.1 結(jié)構(gòu)體名
3.2.2 結(jié)構(gòu)體說(shuō)明部分
3.2.3 結(jié)構(gòu)體語(yǔ)句
3.2.4 進(jìn)程語(yǔ)句
3.2.5 模塊語(yǔ)句
3.3 子程序
3.3.1 過(guò)程語(yǔ)句
3.3.2 函數(shù)語(yǔ)句
3.3.3 RETURN語(yǔ)句
3.4 VHDL程序設(shè)計(jì)風(fēng)格
3.4.1 結(jié)構(gòu)體的行為描述法
3.4.2 結(jié)構(gòu)體的數(shù)據(jù)流描述法
3.4.3 結(jié)構(gòu)體的結(jié)構(gòu)化描述法
3.5 小結(jié)
3.6 習(xí)題
第4章 VHDL的語(yǔ)法基礎(chǔ)
第5章 VHDL程序設(shè)計(jì)基礎(chǔ)
第6章 VHDL程序設(shè)計(jì)實(shí)踐
第7章 VHDL仿真與測(cè)試
第8章 VHDL標(biāo)準(zhǔn)程序接口
第9章 IP復(fù)用與SoC設(shè)計(jì)