計(jì)算機(jī)硬件技術(shù)基礎(chǔ)

第一部分 數(shù)字電路與計(jì)算機(jī)邏輯部件基礎(chǔ)
第1章 數(shù)據(jù)在計(jì)算機(jī)中的運(yùn)算及表示形式
1.1 進(jìn)位記數(shù)制
1.1.1 進(jìn)位記數(shù)制及其基數(shù)和權(quán)
1.1.2 幾種常用的進(jìn)位記數(shù)制
1.2 不同進(jìn)位制數(shù)之間的轉(zhuǎn)換
1.2.1 二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1.2.2 十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算和邏輯運(yùn)算
1.3.1 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.2 二進(jìn)制數(shù)的邏輯運(yùn)算
1.3.3 移位運(yùn)算
1.4 數(shù)據(jù)在計(jì)算機(jī)中的表示形式
1.4.1 機(jī)器數(shù)與真值
1.4.2 常見的機(jī)器數(shù)表示形式
1.4.3 數(shù)的定點(diǎn)表示與浮點(diǎn)表示
1.4.4 二一十進(jìn)制編碼
1.5 二進(jìn)制信息的計(jì)量單位
習(xí)題1
第2章 邏輯代數(shù)與基本邏輯門電路
2.1 邏輯代數(shù)的基本概念
2.1.1 邏輯代數(shù)的特點(diǎn)
2.1.2 基本邏輯運(yùn)算
2.1.3 邏輯函數(shù)
2.1.4 邏輯函數(shù)的相等
2.2 邏輯代數(shù)的基本公式
2.3 邏輯函數(shù)的代數(shù)化簡法
2.3.1 “與或”表達(dá)式的化簡
2.3.2 “或與”表達(dá)式的化簡
2.4 基本邏輯門電路
2.4.1 分立元件的門電路
2.4.2 集成門電路
2.4.3 MOS門電路
2.4.4 常用邏輯門的圖形符號
習(xí)題2
第3章 數(shù)字邏輯電路及其在計(jì)算機(jī)中的應(yīng)用
3.1 基本概念
3.1.1 最小項(xiàng)
3.1.2 最小項(xiàng)的性質(zhì)
3.1.3 最小項(xiàng)表達(dá)式
3.2 邏輯函數(shù)的卡諾圖化簡法
3.2.1 卡諾圖
3.2.2 卡諾圖的編號
3.2.3 用卡諾圖化簡邏輯函數(shù)
3.3 不完全規(guī)定的邏輯函數(shù)及其化簡方法
3.3.1 無關(guān)最小項(xiàng)的概念
3.3.2 利用無關(guān)最小項(xiàng)化簡邏輯函數(shù)
3.4 組合邏輯電路的分析與設(shè)計(jì)
3.4.1 組合邏輯電路的分析
3.4.2 組合邏輯電路的設(shè)計(jì)
3.5 計(jì)算機(jī)中常用的組合邏輯部件
3.5.1 加法器
3.5.2 譯碼器
3.5.3 編碼器
3.5.4 多路選擇器
3.5.5 多路分配器
3.6 時序電路的基本單元一觸發(fā)器
3.6.1 RS觸發(fā)器
3.6.2 觸發(fā)器外部邏輯特性的描述
3.6.3 維阻D觸發(fā)器
3.6.4 主從JK觸發(fā)器
3.6.5 T觸發(fā)器
3.6.6 觸發(fā)器的時間參數(shù)
……
第二部分 計(jì)算機(jī)的基本結(jié)構(gòu)與匯編語言程序設(shè)計(jì)
第三部分 存儲器與I/O接口技術(shù)
第四部分 高性能微處理器技術(shù)
附錄A DOS功能調(diào)用（INT21H）
附錄B BIOS中斷調(diào)用
附錄C 調(diào)試程序DEBUG的使用
附錄D 部分習(xí)題參考答案
參考文獻(xiàn)