嵌入式計(jì)算系統(tǒng)設(shè)計(jì)原理（原書第3版）

出版者的話
譯者序
序言
第3版前言
第2版前言
第1版前言
第1章  嵌入式計(jì)算
1.1  引言
1.2  復(fù)雜系統(tǒng)與微處理器
1.2.1  嵌入式計(jì)算機(jī)
1.2.2  嵌入式計(jì)算應(yīng)用的特點(diǎn)
1.2.3  為什么要使用微處理器
1.2.4  網(wǎng)絡(luò)物理系統(tǒng)
1.2.5  嵌入式計(jì)算系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn)
1.2.6  嵌入式計(jì)算系統(tǒng)的性能
1.3  嵌入式系統(tǒng)的設(shè)計(jì)過程
1.3.1  需求
1.3.2  規(guī)格說明
1.3.3  體系結(jié)構(gòu)設(shè)計(jì)
1.3.4  設(shè)計(jì)硬件組件和軟件組件
1.3.5  系統(tǒng)集成
1.3.6  系統(tǒng)設(shè)計(jì)的形式化方法
1.3.7  結(jié)構(gòu)描述
1.3.8  行為描述
1.4  設(shè)計(jì)示例：模型火車控制器
1.4.1  需求
1.4.2  DCC
1.4.3  概念性規(guī)格說明
1.4.4  詳細(xì)的規(guī)格說明
1.4.5  本節(jié)所學(xué)內(nèi)容
1.5  本書概覽
1.5.1  第2章：指令系統(tǒng)
1.5.2  第3章：CPU
1.5.3  第4章：計(jì)算平臺(tái)
1.5.4  第5章：程序設(shè)計(jì)和分析
1.5.5  第6章：進(jìn)程和操作系統(tǒng)
1.5.6  第7章：系統(tǒng)設(shè)計(jì)技術(shù)
1.5.7  第8章：網(wǎng)絡(luò)和多處理器
1.6  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第2章  指令系統(tǒng)
2.1  引言
2.2  預(yù)備知識(shí)
2.2.1  計(jì)算機(jī)體系結(jié)構(gòu)分類
2.2.2  匯編語言
2.2.3  超長指令字處理器
2.3  ARM處理器
2.3.1  處理器和存儲(chǔ)器組織
2.3.2  數(shù)據(jù)操作
2.3.3  控制流
2.3.4  高級(jí)ARM特性
2.4  PICmicro中檔系列
2.4.1  處理器和存儲(chǔ)器組織
2.4.2  數(shù)據(jù)操作
2.4.3  控制流
2.5  TIC55xDSP
2.5.1  處理器和存儲(chǔ)器組織
2.5.2  尋址方式
2.5.3  數(shù)據(jù)操作
2.5.4  流程控制
2.5.5  C編碼準(zhǔn)則
2.6  TIC64x
2.7  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第3章  CPU
3.1  引言
3.2  輸入/輸出編程
3.2.1  輸入/輸出設(shè)備
3.2.2  輸入/輸出原語
3.2.3  忙等I/O
3.2.4  中斷
3.3  管態(tài)、異常和陷阱
3.3.1  管態(tài)
3.3.2  異常
3.3.3  陷阱
3.4  協(xié)處理器
3.5  存儲(chǔ)系統(tǒng)機(jī)制
3.5.1  高速緩存
3.5.2  存儲(chǔ)管理單元和地址轉(zhuǎn)換
3.6  CPU的性能
3.6.1  流水線技術(shù)
3.6.2  高速緩存的性能
3.7  CPU的功耗
3.8  設(shè)計(jì)示例：數(shù)據(jù)壓縮器
3.8.1  需求和算法
3.8.2  規(guī)格說明
3.8.3  程序設(shè)計(jì)
3.8.4  測試
3.9  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第4章  計(jì)算平臺(tái)
4.1  引言
4.2  基本計(jì)算平臺(tái)
4.2.1  平臺(tái)硬件組件
4.2.2  平臺(tái)軟件組件
4.3  CPU總線
4.3.1  總線結(jié)構(gòu)和協(xié)議
4.3.2  DMA
4.3.3  系統(tǒng)總線配置
4.4  存儲(chǔ)設(shè)備和系統(tǒng)
4.5  計(jì)算平臺(tái)的設(shè)計(jì)
4.5.1  示例平臺(tái)
4.5.2  平臺(tái)選擇
4.5.3  知識(shí)產(chǎn)權(quán)
4.5.4  開發(fā)環(huán)境
4.5.5  調(diào)試技術(shù)
4.5.6  調(diào)試難點(diǎn)
4.6  消費(fèi)類電子設(shè)備的體系結(jié)構(gòu)
4.6.1  消費(fèi)類電子設(shè)備的用例和需求
4.6.2  文件系統(tǒng)
4.7  平臺(tái)級(jí)性能分析
4.8  設(shè)計(jì)示例：鬧鐘
4.8.1  需求
4.8.2  規(guī)格說明
4.8.3  系統(tǒng)體系結(jié)構(gòu)
4.8.4  組件設(shè)計(jì)與測試
4.8.5  系統(tǒng)集成與測試
4.9  設(shè)計(jì)示例：音頻播放器
4.9.1  工作原理和需求
4.9.2  規(guī)格說明
4.9.3  系統(tǒng)體系結(jié)構(gòu)
4.9.4  組件設(shè)計(jì)與測試
4.9.5  系統(tǒng)集成與調(diào)試
4.10  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第5章  程序設(shè)計(jì)與分析
5.1  引言
5.2  嵌入式程序組件
5.2.1  狀態(tài)機(jī)
5.2.2  循環(huán)緩沖區(qū)和面向流的程序設(shè)計(jì)
5.2.3  隊(duì)列和生產(chǎn)者/消費(fèi)者系統(tǒng)
5.3  程序模型
5.3.1  數(shù)據(jù)流圖
5.3.2  控制/數(shù)據(jù)流圖
5.4  匯編、連接和裝載
5.4.1  匯編程序
5.4.2  連接
5.4.3  目標(biāo)代碼設(shè)計(jì)
5.5  編譯技術(shù)
5.5.1  編譯處理
5.5.2  基本編譯方法
5.5.3  編譯器優(yōu)化
5.6  程序級(jí)性能分析
5.6.1  程序性能的要素
5.6.2  測量驅(qū)動(dòng)的性能分析
5.7  軟件性能優(yōu)化
5.7.1  循環(huán)優(yōu)化
5.7.2  cache優(yōu)化
5.7.3  性能優(yōu)化策略
5.8  程序級(jí)功耗分析與優(yōu)化
5.9  程序大小的分析與優(yōu)化
5.10  程序驗(yàn)證與測試
5.10.1  白盒測試
5.10.2  黑盒測試
5.10.3  評(píng)估功能測試
5.11  設(shè)計(jì)示例：軟件調(diào)制解調(diào)器
5.11.1  工作原理和需求
5.11.2  規(guī)格說明
5.11.3  系統(tǒng)體系結(jié)構(gòu)
5.11.4  組件設(shè)計(jì)與測試
5.11.5  系統(tǒng)集成與測試
5.12  設(shè)計(jì)示例：數(shù)碼相機(jī)
5.12.1  工作原理和需求
5.12.2  規(guī)格說明
5.12.3  系統(tǒng)體系結(jié)構(gòu)
5.12.4  組件設(shè)計(jì)與測試
5.12.5  系統(tǒng)集成與測試
5.13  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第6章  進(jìn)程和操作系統(tǒng)
6.1  引言
6.2  多任務(wù)和多進(jìn)程
6.3  多速率系統(tǒng)
6.3.1  進(jìn)程的時(shí)限要求
6.3.2  CPU使用率度量
6.3.3  進(jìn)程狀態(tài)與調(diào)度
6.3.4  運(yùn)行周期性進(jìn)程
6.4  可搶占的實(shí)時(shí)操作系統(tǒng)
6.4.1  兩個(gè)基本概念
6.4.2  進(jìn)程和上下文
6.4.3  進(jìn)程和面向?qū)ο蟮脑O(shè)計(jì)
6.5  基于優(yōu)先級(jí)的調(diào)度
6.5.1  單一速率調(diào)度
6.5.2  共享資源
6.5.3  優(yōu)先級(jí)反轉(zhuǎn)
6.5.4  最早截止時(shí)限優(yōu)先調(diào)度
6.5.5  RMS和EDF的比較
6.5.6  模型化的假設(shè)的詳細(xì)介紹
6.6  進(jìn)程間通信機(jī)制
6.6.1  共享內(nèi)存通信
6.6.2  消息傳遞
6.6.3  信號(hào)
6.6.4  郵箱
6.7  評(píng)估操作系統(tǒng)性能
6.8  進(jìn)程的功耗優(yōu)化策略
6.9  實(shí)時(shí)操作系統(tǒng)舉例
6.9.1  POSIX
6.9.2  WindowsCE
6.10  設(shè)計(jì)示例：電話應(yīng)答機(jī)
6.10.1  工作原理和需求
6.10.2  規(guī)格說明
6.10.3  系統(tǒng)體系結(jié)構(gòu)
6.10.4  組件設(shè)計(jì)和測試
6.10.5  系統(tǒng)集成和測試
6.11  設(shè)計(jì)示例：發(fā)動(dòng)機(jī)控制單元
6.11.1  工作原理和需求
6.11.2  規(guī)格說明
6.11.3  系統(tǒng)體系結(jié)構(gòu)
6.11.4  組件設(shè)計(jì)與測試
6.11.5  系統(tǒng)集成與測試
6.12  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第7章  系統(tǒng)設(shè)計(jì)技術(shù)
7.1  引言
7.2  設(shè)計(jì)方法學(xué)
7.2.1  為什么需要設(shè)計(jì)方法學(xué)
7.2.2  設(shè)計(jì)流
7.3  需求分析
7.4  規(guī)格說明
7.4.1  面向控制的規(guī)格說明語言
7.4.2  改進(jìn)的規(guī)格說明
7.5  系統(tǒng)分析和結(jié)構(gòu)設(shè)計(jì)
7.6  質(zhì)量保證
7.6.1  質(zhì)量保證技術(shù)
7.6.2  檢驗(yàn)規(guī)格說明
7.6.3  設(shè)計(jì)評(píng)審
7.7  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
第8章  網(wǎng)絡(luò)和多處理器
8.1  引言
8.2  為什么要使用網(wǎng)絡(luò)和多處理器
8.3  多處理器分類
8.4  分布式嵌入式系統(tǒng)
8.4.1  網(wǎng)絡(luò)抽象模型
8.4.2  CAN總線
8.4.3  汽車和飛機(jī)上的分布式計(jì)算
8.4.4  I2C總線
8.4.5  以太網(wǎng)
8.4.6  因特網(wǎng)
8.5  多處理器片上系統(tǒng)和共享存儲(chǔ)多處理器
8.5.1  異構(gòu)共享存儲(chǔ)多處理器
8.5.2  加速器
8.5.3  加速器性能分析
8.5.4  調(diào)度和分配
8.6  設(shè)計(jì)示例：視頻加速器
8.6.1  視頻壓縮
8.6.2  算法和需求
8.6.3  規(guī)格說明
8.6.4  體系結(jié)構(gòu)
8.6.5  組件設(shè)計(jì)
8.6.6  系統(tǒng)測試
8.7  應(yīng)用示例：CD
8.8  總結(jié)
本章學(xué)習(xí)要點(diǎn)
推薦讀物
習(xí)題
實(shí)驗(yàn)練習(xí)
術(shù)語
索引