FPGA/CPLD邊練邊學：快速入門Verilog/VHDL

第1章 可編程器件發(fā)展簡史與基本概念
1.1 可編程器件的由來與發(fā)展
1.2 設計方式與工具鏈
1.3 應用領域和發(fā)展趨勢
第2章 實驗平臺板級設計
2.1 FPGA/CPLD板級電路設計五要素
2.1.1 能量供應——電源電路
2.1.2 心臟跳動——時鐘電路
2.1.3 狀態(tài)初始——復位電路
2.1.4 靈活定制——配置電路
2.1.5 自由擴展——外設電路（I/O應用）
2.2 CPLD實驗板DIY
2.2.1 讀懂器件手冊
2.2.2 CPLD核心電路設計
2.2.3 外設擴展電路設計
2.2.4 110引腳分配
第3章 數(shù)字電路基礎
3.1 0和1-精彩世界由此開始
3.2 表面現(xiàn)象揭秘——邏輯關(guān)系
3.3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
第4章 Verilog與VHDL語法基礎
4.1 語法學習的經(jīng)驗之談
4.2 可綜合的語法子集
4.2.1 可綜合的Verilog語法
4.2.2 可綜合的VHDL語法
4.3 代碼風格與書寫規(guī)范
4.3.1 代碼書寫規(guī)范
4.3.2 代碼風格
第5章 第一個完整的工程實踐案例
5.1 軟件開發(fā)平臺搭建
5.1.1 軟件下載和License申請
5.1.2 QuartusII的安裝
5.1.3 ModelSim的安裝
5.2 基本開發(fā)流程概述
5.3 第一個工程實例
5.3.1 工程創(chuàng)建與設計輸入
5.3.2 行為仿真
5.3.3 引腳分配與編譯
5.3.4 門級仿真
5.3.5 板級調(diào)試
第6章 基礎實驗與拓展練習
6.1 基于時鐘分頻的PWM發(fā)生器
6.1.1 實驗原理分析
6.1.2 Verilog參考實例
6.1.3 VHDL參考實例
6.1.4 仿真驗證與板級調(diào)試
6.1.5 實驗流程與注意事項
6.1.6 拓展練習
6.2 經(jīng)典的按鍵消抖實例
6.2.1 實驗原理分析
6.2.2 Verilog參考實例
6.2.3 VHDL參考實例
6.2.4 仿真驗證與板級調(diào)試
6.2.5 實驗流程與注意事項
6.2.6 拓展練習
6.3 基于Johnson計數(shù)器的流水燈實驗
……
第7章 器件資源應用實例