計(jì)算機(jī)組成與結(jié)構(gòu)題解與實(shí)驗(yàn)指導(dǎo)

第一部分 習(xí)題和解析
第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 主教材習(xí)題解析
1.2 補(bǔ)充題及解析
第2章 數(shù)字電路基礎(chǔ)和計(jì)算機(jī)中的邏輯部件
2.1 主教材習(xí)題解析
2.2 補(bǔ)充題及解析
第3章 信息表示與運(yùn)算基礎(chǔ)
3.1 主教材習(xí)題解析
3.2 補(bǔ)充題及解析
第4章 存儲(chǔ)系統(tǒng)
4.1 主教材習(xí)題解析
4.2 補(bǔ)充題及解析
第5章 中央處理器
5.1 主教材習(xí)題解析
5.2 補(bǔ)充題及解析
第6章 外部設(shè)備
6.1 主教材習(xí)題解析
6.2 補(bǔ)充題及解析
第7章 輸入輸出系統(tǒng)
7.1 主教材習(xí)題解析
7.2 補(bǔ)充題及解析
第8章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展
8.1 主教材習(xí)題解析
8.2 補(bǔ)充題及解析
第二部分 實(shí)驗(yàn)指導(dǎo)
第9章 DVCC實(shí)驗(yàn)機(jī)系統(tǒng)概述
9.1 DVCC實(shí)驗(yàn)機(jī)的研制背景
9.2 DVCC實(shí)驗(yàn)機(jī)的目標(biāo)
9.3 DVCC實(shí)驗(yàn)機(jī)的技術(shù)指標(biāo)
9.4 有關(guān)的技術(shù)資料
第10章 DVCC實(shí)驗(yàn)機(jī)軟硬件簡(jiǎn)介
10.1 DVCC實(shí)驗(yàn)機(jī)硬件性能
10.2 DVCC實(shí)驗(yàn)機(jī)軟件性能
10.3 DVCC實(shí)驗(yàn)機(jī)的工作條件
10.4 DVCC實(shí)驗(yàn)機(jī)功能模塊詳述
第11章 聯(lián)機(jī)調(diào)試軟件簡(jiǎn)介
第12章 實(shí)驗(yàn)
實(shí)驗(yàn)一 8位算術(shù)邏輯運(yùn)算
實(shí)驗(yàn)二 帶進(jìn)位控制8位算術(shù)邏輯運(yùn)算
實(shí)驗(yàn)三 16位算術(shù)邏輯運(yùn)算
實(shí)驗(yàn)四 移位運(yùn)算器
實(shí)驗(yàn)五 存儲(chǔ)器
實(shí)驗(yàn)六 微控制器
實(shí)驗(yàn)七 基本模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)八 帶移位運(yùn)算的模型機(jī)的設(shè)計(jì)和實(shí)現(xiàn)
實(shí)驗(yàn)九 復(fù)雜模型機(jī)的設(shè)計(jì)和實(shí)現(xiàn)
實(shí)驗(yàn)十 擴(kuò)展8255并行口
實(shí)驗(yàn)十一 大規(guī)模集成電路應(yīng)用
實(shí)驗(yàn)十二 數(shù)據(jù)通路
實(shí)驗(yàn)十三 總線控制
實(shí)驗(yàn)十四 基于流水線技術(shù)構(gòu)成模型計(jì)算機(jī)
實(shí)驗(yàn)十五 FIFO先進(jìn)先出存儲(chǔ)器
實(shí)驗(yàn)十六 硬布線控制器實(shí)驗(yàn)
實(shí)驗(yàn)十七 自己動(dòng)手配置和組裝計(jì)算機(jī)
第三部分 課程設(shè)計(jì)
設(shè)計(jì)實(shí)驗(yàn)一 單片機(jī)最小系統(tǒng)設(shè)計(jì)
設(shè)計(jì)實(shí)驗(yàn)二 智能化競(jìng)賽搶答器設(shè)計(jì)
設(shè)計(jì)實(shí)驗(yàn)三 利用EDA電子仿真軟件進(jìn)行硬件電路設(shè)計(jì)
附錄試題庫(kù)
試卷一
試卷二
試卷三
試卷四
試卷五
試卷六
試卷七
試卷八
參考文獻(xiàn)