基于Quartus Ⅱ的VHDL數(shù)字系統(tǒng)設(shè)計(jì)入門與應(yīng)用實(shí)例

第1章?緒論
1.1?現(xiàn)代數(shù)字系統(tǒng)
1.2?eda技術(shù)
1.3?cpld與fpga器件
1.4?思考與練習(xí)
第2章?quartusⅱ開發(fā)軟件
2.1?quartusⅱ概述
2.2?quartusⅱ設(shè)計(jì)流程
2.3?quartusⅱ軟件的使用
2.4?quartusⅱ設(shè)計(jì)實(shí)例
2.5?思考與練習(xí)
第3章?硬件描述語言vhdl編程基礎(chǔ)
3.1?vhdl概述
3.2?vhdl程序的基本結(jié)構(gòu)
3.3?vhdl的基本要素
3.4?順序語句
3.5?并行語句
3.6?子程序
3.7?vhdl的描述風(fēng)格
3.8?思考與練習(xí)
第4章?vhdl數(shù)字電路的仿真
4.1?vhdl仿真概述
4.2?vhdl測試平臺(tái)
4.3?modelsim簡介
4.4?思考與練習(xí)
第5章?組合邏輯電路vhdl程序設(shè)計(jì)
5.1?組合邏輯電路概述
5.2?基本門電路
5.3?編碼器和譯碼器
5.4?多路選擇器與多路分配器
5.5?數(shù)值比較器
5.6?加法器
5.7?乘法器
5.8?其他組合邏輯電路
5.9?綜合實(shí)例
5.10?思考與練習(xí)
第6章?時(shí)序邏輯電路vhdl程序設(shè)計(jì)
6.1?時(shí)序邏輯電路概述
6.2?觸發(fā)器
6.3?寄存器
6.4?計(jì)數(shù)器
6.5?分頻器
6.6?其他時(shí)序邏輯電路
6.7?綜合實(shí)例
6.8?思考與練習(xí)
第7章?有限狀態(tài)機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
7.1?有限狀態(tài)機(jī)的概述
7.2?一般有限狀態(tài)機(jī)的設(shè)計(jì)
7.3?moore型有限狀態(tài)機(jī)的設(shè)計(jì)
7.4?mealy型有限狀態(tài)機(jī)的設(shè)計(jì)
7.5?思考與練習(xí)
第8章?常用功能模塊的vhdl實(shí)現(xiàn)
8.1?按鍵消抖電路的設(shè)計(jì)
8.2?循環(huán)冗余校驗(yàn)(crc)模塊的設(shè)計(jì)
8.3?序列檢測器的設(shè)計(jì)
8.4?led數(shù)碼管顯示控制器的設(shè)計(jì)
8.5?思考與練習(xí)
第9章?數(shù)字系統(tǒng)的設(shè)計(jì)實(shí)例
9.1?簡易數(shù)字鐘的設(shè)計(jì)
9.2?數(shù)字頻率計(jì)的設(shè)計(jì)
9.3?簡易多功能信號(hào)發(fā)生器的設(shè)計(jì)
9.4?洗衣機(jī)控制系統(tǒng)的設(shè)計(jì)
9.5?二進(jìn)制振幅鍵控(ask)調(diào)制器與解調(diào)器的設(shè)計(jì)
9.6?思考與練習(xí)
附錄a?vhdl關(guān)鍵字及標(biāo)準(zhǔn)庫文件
附錄b?常用的fpga開發(fā)工具
參考文獻(xiàn)