FPGA嵌入式系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)指南

前言
第1章 頻率計(jì)設(shè)計(jì)
　1.1 頻率計(jì)原理
　　1.1.1 直接測(cè)頻法
　　1.1.2 同步測(cè)頻法
　　1.1.3 測(cè)周期法
　1.2 原理構(gòu)架
　1.3 硬件組成
　　1.3.1 總體硬件圖
　　1.3.2 FPGA硬件設(shè)計(jì)
　　1.3.3 前端調(diào)理電路設(shè)計(jì)
　　1.3.4 方波生成電路設(shè)計(jì)
　　1.3.5 LCD1602電路設(shè)計(jì)
　1.4 FPGA設(shè)計(jì)
　　1.4.1 頂層設(shè)計(jì)圖
　　1.4.2 LCD1602控制器
　　1.4.3 產(chǎn)生方波信號(hào)
　　1.4.4 計(jì)數(shù)器模塊
　1.5 本章小結(jié)
第2章 人機(jī)界面設(shè)計(jì)
　2.1 原理構(gòu)架
　2.2 硬件組成
　　2.2.1 總體硬件圖
　　2.2.2 FPGA部分
　　2.2.3 PS2鍵盤(pán)部分
　　2.2.4 液晶模塊
　　2.2.5 VGA模塊
　　2.2.6 蜂鳴器模塊
　2.3 FPGA設(shè)計(jì)
　　2.3.1 PS2控制模塊
　　2.3.2 液晶控制模塊
　　2.3.3 VGA驅(qū)動(dòng)模塊
　　2.3.4 蜂鳴器驅(qū)動(dòng)模塊
　2.4 改進(jìn)要點(diǎn)
　　2.4.1 添加觸摸屏模塊
　　2.4.2 VGA模塊的改進(jìn)方法
　　2.4.3 其他模塊的改進(jìn)方法
　2.5 本章小結(jié)
第3章 信號(hào)源設(shè)計(jì)
　3.1 信號(hào)發(fā)生原理
　　3.1.1 信號(hào)的產(chǎn)生
　　3.1.2 DDS原理
　　3.1.3 DDS的優(yōu)點(diǎn)
　　3.1.4 DDS參數(shù)
　　3.1.5 DDS實(shí)現(xiàn)方法
　3.2 原理構(gòu)架
　3.3 硬件組成
　　3.3.1 總體硬件圖
　　3.3.2 人機(jī)交互部分
　　3.3.3 DAC部分
　　3.3.4 信號(hào)調(diào)理設(shè)計(jì)
　　3.3.5 晶振輸入部分
　3.4 FPGA設(shè)計(jì)
　　3.4.1 相位累加器模塊
　　3.4.2 ROM模塊
　　3.4.3 人機(jī)交互模塊
　　3.4.4 波形選擇模塊
　3.5 改進(jìn)要點(diǎn)
　　3.5.1 壓縮ROM表
　　3.5.2 更換DAC
　　3.5.3 改進(jìn)構(gòu)架
　3.6 本章小結(jié)
第4章 高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
第5章 FPGA的SOPC及嵌入式智能設(shè)計(jì)
第6章 Live Design實(shí)時(shí)設(shè)計(jì)及嵌入式軟件調(diào)試
第7章 FPGA設(shè)計(jì)提高——Wishbone
第8章 嵌入式軟件代碼調(diào)試及c到硬件
第9章 虛擬儀器調(diào)試及JTAG邊界掃描
第10章 FPGA到PCB轉(zhuǎn)換及同步更新
第11章 測(cè)量?jī)x器平臺(tái)系統(tǒng)設(shè)計(jì)