蕾丝视频在线观看无码免费,色偷偷888欧美精品久久久

內(nèi)容簡介

　　《CPLD入門與實(shí)踐》以通俗的語言、翔實(shí)的實(shí)例，教會(huì)讀者從零開始學(xué)會(huì)Xilinx公司的CPLD設(shè)計(jì)。當(dāng)然由于設(shè)計(jì)語言Verilog HDL的通用性，讀者也可以快速地將從《CPLD入門與實(shí)踐》學(xué)到的設(shè)計(jì)知識應(yīng)用到其他公司的CPLD上?！禖PLD入門與實(shí)踐》的實(shí)驗(yàn)芯片是基于Xilinx公司的XC95108，通過閱讀《CPLD入門與實(shí)踐》及進(jìn)行實(shí)踐后，讀者可以發(fā)現(xiàn)，理論與實(shí)踐的緊密結(jié)合是《CPLD入門與實(shí)踐》的最大特色，這樣能夠由淺人深、循序漸進(jìn)地引導(dǎo)讀者學(xué)習(xí)、實(shí)踐，再學(xué)習(xí)、再實(shí)踐，一步一步地掌握CPLD的設(shè)計(jì)?！禖PLD入門與實(shí)踐》附有光盤，含《CPLD入門與實(shí)踐》所有的程序設(shè)計(jì)文件。《CPLD入門與實(shí)踐》適合用作高職高?；蛑械嚷殬I(yè)技術(shù)學(xué)校、電視大學(xué)、培訓(xùn)中心等的教學(xué)用書，也非常適合廣大電子愛好者作為CPLD入門的自學(xué)用書。

作者簡介

　　周興華，1986年畢業(yè)于西安交通大學(xué)電子技術(shù)專業(yè)，多年來一直從事工業(yè)自動(dòng)化控制的設(shè)計(jì)及應(yīng)用推廣，有20多年的電子產(chǎn)品設(shè)計(jì)制造經(jīng)驗(yàn)及嵌入式系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)。早在1979年就自行組裝調(diào)試成功高靈敏中、短波收音機(jī)，1987年獲《無線電》KD、NS音響電路設(shè)計(jì)制作競賽鼓勵(lì)獎(jiǎng)，1990年獲《電子世界》電子電路設(shè)計(jì)制作競賽一等獎(jiǎng)，1992年獲第五屆上海市“星火杯”發(fā)明創(chuàng)造競賽四等獎(jiǎng)。著有《AVR單片機(jī)C語言高級程序設(shè)計(jì)》、《實(shí)用遙控控制線路200例》、《實(shí)用遙控專用器件速查手冊》等專著?，F(xiàn)主要從事嵌入式智能化電子產(chǎn)品的研發(fā)、教學(xué)與推廣。2010年創(chuàng)建的“周興華單片機(jī)培訓(xùn)中心”已培訓(xùn)出10余個(gè)班級的近百名學(xué)員，在各行各業(yè)的科研生產(chǎn)中發(fā)揮著重要的作用，得到各界的好評。

圖書目錄

前言
第1章可編程邏輯器件簡介
1.1 可編程邏輯器件的發(fā)展歷程
1.2 可編程邏輯器件的基本結(jié)構(gòu)
1.3 可編程邏輯器件的特點(diǎn)及分類
1.4 可編程邏輯器件的邏輯約定方法
第2章 CPLD／FPGA的結(jié)構(gòu)與特性
2.1 CPLD結(jié)構(gòu)簡介
2.1.1 宏單元
2.1.2 可編程I／O單元
2.1.3 可編程連線陣列(PIA)
2.2 基于乘積項(xiàng)的CPLD原理與結(jié)構(gòu)
2.3 基于乘積項(xiàng)的CPLD邏輯實(shí)現(xiàn)方式
2.4 基于查找表的FPGA原理與結(jié)構(gòu)
2.5 基于查找表結(jié)構(gòu)的FPGA邏輯實(shí)現(xiàn)方式
2.6 CPLD與FPGA的區(qū)別
2.6.1 邏輯單元的區(qū)別
2.6.2 互連方式的區(qū)別
2.6.3 編程方式的區(qū)別
2.6.4 編程方式及次數(shù)的區(qū)別
2.6.5 集成度的區(qū)別
2.6.6 使用方便性的區(qū)別
2.6.7 工作速度的區(qū)別
2.6.8 功耗的區(qū)別
2.6.9 保密性的區(qū)別
第3章 Xilinx公司的XC9500系列CPLD
3.1 XC9500系列CPLD結(jié)構(gòu)及特性簡介
3.1.1 功能模塊(FB)
3.1.2 宏單元
3.1.3 乘積項(xiàng)分配器
3.1.4 FastCONNECT開關(guān)矩陣
3.1.5 I／O模塊
3.1.6 其他特性
3.2 XC95108 CPLD的主要特點(diǎn)
第4章 CPLD的設(shè)計(jì)流程與設(shè)計(jì)語言
4.1 設(shè)計(jì)輸入
4.1.1 原理圖設(shè)計(jì)方式
4.1.2 VHDL語言設(shè)計(jì)方式
4.1.3 Verilog HDL語言設(shè)計(jì)方式
4.1.4 Verilog HDL與VHDL的比較
4.2 綜合
4.3 器件適配
4.4 仿真
4.5 編程下載
第5章 CPLD學(xué)習(xí)開發(fā)器材介紹
5.1 Xilinx的集成開發(fā)軟件Xilinx ISE
5.2 Keil C51 Windows集成開發(fā)環(huán)境
5.3 MCU & CPLD DEMO綜合試驗(yàn)板
5.4 Xilinx并口下載器
5.5 單片機(jī)USB程序下載器
5.6 9V高穩(wěn)定專用穩(wěn)壓電源
第6章開發(fā)軟件Keil C51及Xilinx ISE的安裝
6.1 Keil C51集成開發(fā)軟件安裝
6.2 Xilinx集成開發(fā)軟件Xilinx ISE9.1i的安裝
6.3 USBasp下載器軟件的安裝及使用
6.3.1 USBasp下載器軟件的安裝
6.3.2 USBasp下載器的使用
第7章入門的第一個(gè)實(shí)驗(yàn)程序
7.1 新建項(xiàng)目
7.2 設(shè)計(jì)輸入
7.3 鎖定引腳
……
第8章 Verllog HDL硬件描述語言
第9章基本邏輯門電路的實(shí)踐
第10章組合邏輯電路的設(shè)計(jì)實(shí)驗(yàn)
第11章觸發(fā)器的實(shí)踐
第12章時(shí)序邏輯電路的設(shè)計(jì)實(shí)驗(yàn)
第13章用XC95108芯片進(jìn)行多種設(shè)計(jì)實(shí)驗(yàn)
第14章 CPLD與單片機(jī)的雙向數(shù)據(jù)接口及應(yīng)用
參考文獻(xiàn)