Xilinx可編程邏輯器件設(shè)計與開發(fā)：基礎(chǔ)篇

第1章　Spartan-3系列FPGA　
　1.1　Spartan-3 系列內(nèi)部結(jié)構(gòu)　
　　1.1.1　可配置邏輯模塊(CLB)　
　　1.1.2　時鐘資源　
　　1.1.3　數(shù)字時鐘管理器(DCM)　
　　1.1.4　BRAM(Block RAM)模塊　
　　1.1.5　嵌入式硬核乘法器　
　　1.1.6　IOB模塊　
　1.2　Spartan-3型FPGA　
　1.3　Spartan-3E型FPGA　
　1.4　擴(kuò)展Spartan-3A型FPGA　
　1.5　小結(jié)　　
第2章　Spartan-6系列FPGA　
　2.1　Spartan-6系列內(nèi)部模塊　
　　2.1.1　可配置邏輯模塊(CLB)　
　　2.1.2　時鐘資源　
　　2.1.3　時鐘管理器(CMT)　
　　2.1.4　BRAM(Block RAM)模塊　
　　2.1.5　DSP模塊XtremeDSP　
　　2.1.6　SelectIO資源　
　　2.1.7　MCB模塊　
　　2.1.8　GTP模塊　
　　2.1.9　PCIe端點(diǎn)模塊　
　2.2　Spartan-6 LX/LXT型FPGA　
　2.3　小結(jié)　
第3章　Virtex-4系列FPGA　
　3.1　ASMBL架構(gòu)　
　3.2　Virtex-4內(nèi)部模塊　
　　3.2.1　可配置邏輯模塊(CLB)　
　　3.2.2　時鐘資源　
　　3.2.3　數(shù)字時鐘管理器(DCM)　
　　3.2.4　相位匹配時鐘分頻器(PMCD)　
　　3.2.5　BRAM(Block RAM)模塊　
　　3.2.6　DSP模塊XtremeDSP　
　　3.2.7　SelectIO模塊　
　　3.2.8　RocketIO模塊　
　　3.2.9　以太網(wǎng)(Ethernet MAC)模塊　
　　3.2.10　處理器核(PowerPC405)　
　3.3　Virtex-4 LX型FPGA　
　3.4　Virtex-4 SX型FPGA　
　3.5　Virtex-4 FX型FPGA　
　3.6　小結(jié)　
第4章　Virtex-5系列FPGA　
　4.1　Virtex-5系列器件內(nèi)部邏輯結(jié)構(gòu)　
　　4.1.1　可配置邏輯模塊(CLB)　
　　4.1.2　時鐘資源　
　　4.1.3　Select IO技術(shù)　
　　4.1.4　Rocket I/O技術(shù)　
　　4.1.5　嵌入式DSP模塊　
　　4.1.6　嵌入式PCIe模塊　
　　4.1.7　嵌入式PowerPC模塊　
　4.2　Virtex-5 LX　
　4.3　Virtex-5 LXT　
　4.4　Virtex-5 SXT　
　4.5　Virtex-5 TXT　
　4.6　Virtex-5 FXT　
　4.7　小結(jié)　
第5章　Virtex-6系列FPGA　
第6章　Xilinx ISE 11.x開發(fā)流程　
第7章　ISE 11.x的輔助設(shè)計工具　
第8章　編程與配置　
第9章　ChipScope Pro調(diào)試設(shè)計　
第10章　PlanAhead工具應(yīng)用　
第11章　第三方仿真工具M(jìn)odelSim　
第12章　PicoBlaze 8位微控制器