基于VHDL的FPGA和Nios II實(shí)例精煉

第1章 QuartusII開發(fā)工具的基本操作
1.1 項(xiàng)目工程的新建
1.2 設(shè)計文件的新建
1.3 項(xiàng)目工程的編譯與綜合
1.4 項(xiàng)目工程的功能仿真
1.5 項(xiàng)目工程的時序仿真
1.6 引腳分配與下載
1.7 基于VHDL的設(shè)計
1.8 基于VHDL和原理圖的混合設(shè)計
本章 小結(jié)
第2章 VHDL.的基本結(jié)構(gòu)
2.1 VHDL的歷史與特點(diǎn)
2.2 VHDL的優(yōu)勢
2.3 VHDL程序的基本結(jié)構(gòu)
2.3.1 第一個VHDL程序
2.3.2 庫的引用
2.3.3 實(shí)體的聲明
2.3.4 結(jié)構(gòu)體的描述
本章 小結(jié)
第3章 VHDL的數(shù)據(jù)對象
3.1 標(biāo)識符
3.2 數(shù)據(jù)對象
3.2.1 常量
3.2.2 變量
3.2.3 信號
3.2.4 別名
3.2.5 常量、變量和信號的比較
本章 小結(jié)
第4章 VHDL的數(shù)據(jù)類型
4.1 標(biāo)量
4.1.1 整型
4.1.2 實(shí)型
4.1.3 物理型
4.1.4 枚舉型
4.1.5 標(biāo)量類型的屬性
4.2 復(fù)合類型
4.2.1 數(shù)組類型
4.2.2 記錄類型
4.3 access存取類型
4.4 file文件類型
4.5 數(shù)據(jù)類型轉(zhuǎn)化
4.6 子類型
本章 小結(jié)
第5章 VHDL的操作符
5.1 賦值操作符
5.2 邏輯操作符
5.3 算術(shù)操作符
5.4 關(guān)系操作符
5.5 移位操作符
5.6 連接操作符
5.7 操作符的優(yōu)先級
5.8 操作符的重載
本章 小結(jié)
第6章 VHDL的并行語句
6.1 映射語句
6.2 賦值語句
……
第7章 VHDL的順序語句
第8章 VHDL的仿真
第9章 組合邏輯電路設(shè)計
第10章 時序邏輯電路設(shè)計
第11章 多位數(shù)碼管的動態(tài)掃描顯示
第12章 信道加密與解密
第13章 CRC編碼
第14章 字符型LCD1602的顯示控制
第15章 SDRAM讀/寫操作的實(shí)現(xiàn)
第16章 第一個Nios Ⅱ系統(tǒng)
第17章 PIO核的應(yīng)用
第18章 UART核的應(yīng)用
第19章 Interval Timer核的應(yīng)用
第20章 DMA核的應(yīng)用
第21章 基于DS18B20數(shù)字溫度傳感器的應(yīng)用
第22章 基于PCF8563的時鐘應(yīng)用
參考文獻(xiàn)
VHDL知識點(diǎn)索引