Cadence系統(tǒng)級封裝設計：Allegro SiP/APD設計指南

第1章 系統(tǒng)級封裝設計介紹 1
1.1 系統(tǒng)級封裝的發(fā)展趨勢 1
1.2 系統(tǒng)級封裝研發(fā)流程 2
1.3 系統(tǒng)級封裝基板設計流程 3
1.4 Cadence 公司的SiP 產(chǎn)品 4
第2章 封裝設計前的準備 6
2.1 SiP的基本工作界面 6
2.2 SiP的環(huán)境變量 10
2.3 Skill語言和菜單的配置 12
2.4 基本命令 13
第3章 系統(tǒng)封裝設計基礎知識 34
3.1 封裝設計的常見類型 34
3.2 新的設計 35
3.3 層疊的設置 37
3.4 創(chuàng)建焊盤（PADSTACK） 39
3.5 DXF文件的導入 46
第4章 建立芯片零件封裝 48
4.1 建立芯片零件封裝5種方法應用介紹 48
4.2 Die Text-In Wizard方法 49
4.3 Die Generator方法 52
4.4 Die Symbol Editor方法 55
4.1.1 Create die symbol 55
4.4.2 Die Symbol Editor 60
4.5 D.I.E格式文件導入方法 61
4.6 DEF格式文件導入方法 62
第5章 建立BGA零件庫 64
5.1 創(chuàng)建BGA零件庫 64
5.2 帶向導的BGA零件庫 67
5.3 BGA Generator 72
5.4 BGA Text-In Wizard 76
第6章 導入網(wǎng)表文件 80
6.1 網(wǎng)表文件介紹 80
6.2 Login in方法 80
6.3 Netlist-in Wizard方法 82
6.4 Auto assign Net方法 84
6.5 Creat Net、Assign Net和Deassign Net方法 85
6.5.1 Create Net方法 85
6.5.2 Assign Net方法 86
6.5.3 Deassign Net方法 86
6.6 編輯網(wǎng)絡的其他方法 87
6.6.1 Multi-Net Assignment方法 87
6.6.2 布線自動分配網(wǎng)絡 88
6.6.3 Purge Unused Nets方法 89
第7章 電源銅帶和鍵合線設置 90
7.1 區(qū)域設置 90
7.2 建立電源銅帶 91
7.3 建立引線鍵合線 95
7.3.1 鍵合線限制條件 95
7.3.2 設置鍵合線線型 97
7.3.3 添加鍵合線 98
7.3.4 編輯鍵合線設置 102
7.4 Interposer 118
7.5 Spacer 120
7.6 Die Stacks 120
7.7 3D viewer 122
第8章 約束 126
8.1 約束管理器（Constraint Manager）介紹 126
8.2 物理約束（Physical Constraint）與間距約束（Spacing Constraint） 130
8.2.1 Physical約束和Spacing約束介紹 130
8.2.2 建立Net Class 131
8.2.3 為Class添加對象（Assigning Objects to Classes） 131
8.2.4 設置Physical約束的Default規(guī)則 133
8.2.5 建立擴展Physical約束 134
8.2.6 為Net Class添加Physical約束 135
8.2.7 設置Spacing約束的Default規(guī)則 136
8.2.8 建立擴展Spacing約束 136
8.2.9 為Net Class添加Spacing約束 137
8.2.10 建立Net Class-Class間距規(guī)則 138
8.2.11 層間約束（Constraints By Layer） 138
8.2.12 Same Net Spacing約束 139
8.2.13 區(qū)域約束 139
8.2.14 Net屬性 142
8.2.15 Component屬性和Pin屬性 142
8.2.16 DRC工作表 143
8.2.17 設計約束 143
8.3 實例：設置物理約束和間距約束 144
8.3.1 Physical約束設置 145
8.3.2 Spacing約束設置 147
8.4 電氣約束（Electrical Constraint） 148
8.4.1 Electrical約束介紹 148
8.4.2 Wiring工作表 149
8.4.3 Impedance工作表 150
8.4.4 Min/Max Propagation Delays工作表 150
8.4.5 Relative Propagation Delay工作表 151
8.4.6 Total Etch Length工作表 152
8.4.7 Differential Pair工作表 152
8.5 實例：建立差分線對 156
第9章 布線和鋪銅 161
9.1 布線（Routing） 161
9.1.1 手動布線（Manual Routing） 161
9.1.2 自動布線（Auto Routing） 171
9.1.3 添加淚滴Add fillets 179
9.2 Power and Gnd layer shape 183
9.2.1 正片與負片 183
9.2.2 添加Shape 184
9.2.3 Shape參數(shù)設置 186
9.2.4 復制Shape 190
9.2.5 編輯Shape 190
9.3 實例：建立正片動態(tài)Shape 193
9.4 實例：分割平面 194
第10章 后處理和制造輸出 197
10.1 Degassing 197
10.2 Bond Finger Soldermask 199
10.3 Plating Bar的建立和刪除 200
10.4 Plating Bar Check 201
10.5 Report 201
10.6 鉆孔文件 203
10.6.1 建立鉆孔圖 204
10.6.2 Drill Customization Spreadsheet 205
10.6.3 建立NC參數(shù)文件 207
10.6.4 輸出NC Drill文件 208
10.7 光繪 208
10.7.1 光繪介紹 208
10.7.2 添加Photoplot Outline 209
10.7.3 光繪參數(shù)設置 210
10.7.4 建立底片控制記錄 213
10.7.5 輸出光繪文件 215
10.7.6 查看光繪文件 216
10.8 輸出DXF文件 217
10.9 實例：制造輸出 219
10.9.1 輸出NC Drill文件 221
10.9.2 輸出光繪文件 224
第11章 協(xié)同設計 230
11.1 協(xié)同設計概述 230
11.2 獨立式協(xié)同設計 231
11.3 實時協(xié)同設計 237
參考資料 238