MPC5554/5553微處理器揭秘

第1章 MPC5500系列簡介
第2章 Power架構的e20026處理器
2.1 Power架構的e20026處理器介紹
2.2 編程模型
2.3 用戶模式下的寄存器
2.4 用戶模式下的特殊寄存器
2.5 管理員模式下的寄存器
2.6 指令集
2.7 存儲器同步指令
2.8 控制指令
2.9 比較指令
2.1 0跳轉指令
2.1 1Isel指令
第3章 SIMD、分數(shù)和DSP
3.1 信號處理引擎SPE的指令
3.2 SIMD
3.3 分數(shù)運算
3.4 數(shù)字信號處理器DSP
第4章 浮點數(shù)
4.1 介紹
4.2 MPC5554／5553的浮點數(shù)單元
4.3 MPC5554／5553的浮點數(shù)異常
4.4 浮點處理示例代碼
第5章 內存管理單元（MMU）
5.1 內存管理單元簡介
5.2 MPC5554／5553MMU的實現(xiàn)
5.3 MMU屬性
5.4 配置MMU
5.5 MMU異常處理
5.6 MAS寄存器
5.7 外部調試對MMU的影響
第6章 系統(tǒng)緩存
6.1 緩存介紹
6.2 緩存結構
6.3 使用緩存作為系統(tǒng)RAM
第7章 異常與中斷
7.1 異常與中斷的介紹
7.2 中斷處理
7.3 固定時間間隔中斷（FIT）
7.4 看門狗
第8章 中斷控制器
8.1 簡介
8.2 中斷控制器工作模式
第9章 系統(tǒng)配置
9.1 MPC5554／5553硬件和軟件初始化簡介
9.2 引導程序運行模式
9.3 PLL運行模式
9.4 審查模式及其對BAM的影響
9.5 應用代碼初始化
第10章 外部總線接口
10.1 簡介
10.2 總線接口信號說明
10.3 用EBI接異步存儲器
10.4 對多主機的支持
第11章 增強型存儲器直接訪問控制器
11.1 增強型存儲器直接訪問（eDMA）控制器簡介
11.2 eDMA架構
11.3 通道架構
11.4 組和通道優(yōu)先級
11.5 通道搶占（preemption）
11.6 出錯信號
11.7 eDMA通道分配
11.8 eDMA配置順序
11.9 應用實例
第12章 、串行／解串外圍設備接口（DSPI）
12.1 串行設備接口
12.2 DSPI的架構與配置
12.3 串行外設接口（SPI）配置
12.4 串行解串接口（DSI）配置
12.5 組合串行接口（CSI）配置
12.6 使用DSPI傳輸與接收數(shù)據(jù)的編程方法
12.7 利用DSPI支持DMA傳輸?shù)奶匦詣?chuàng)建隊列
12.8 DSPI與eDMA的連接
12.9 DSPI初始化例子
第13章 增強型串行通信接口（eSCI）
13.1 增強型串行通信接口介紹
13.2 eSCI構架
13.3 發(fā)送操作
13.4 接收操作
13.5 單線操作
13.6 多點傳輸模式
13.7 中斷
13.8 eSCI接收與發(fā)送配置
13.9 LIN介紹
第14章 局域網(wǎng)控制總線（FlexCAN）
14.1 局域網(wǎng)控制總線介紹
14.2 CAN信息協(xié)議
14.3 FlexCAN構架
14.4 信息緩存結構
14.5 FlexCAN時鐘源
14.6 信息過濾
14.7 CAN模式
14.8 FlexCAN發(fā)送程序
14.9 FlexCAN接收程序
第15章 增強型隊列式模數(shù)轉換器（eQADC）
15.1 模數(shù)轉換器介紹
15.2 eQADC架構
15.3 利用eQADC支持DMA的特性創(chuàng)建轉換隊列
15.4 eQADC與eDMA的連接與優(yōu)先級
15.5 eQADC預備、觸發(fā)、暫停與停止
15.6 命令模式以及eQADC隊列的結構
15.7 ADC內部寄存器的讀寫
15.8 eQADC的電氣特性
15.9 使用外部多路復用器擴展ADC通道數(shù)量
15.1 0集成ADC校正——ADC轉換結果的標準化
第16章 增強型I／O模塊和定時器系統(tǒng)
16.1 定時器系統(tǒng)介紹__
16.2 eMIOS架構
16.3 標準規(guī)格的通道架構
16.4 標準規(guī)格通道模式
16.5 eMIOS全局配置
16.6 標準規(guī)格通道配置
第17章 增強型定時處理單元（eTPU）
17.1 eTPU簡介
17.2 eTPU架構
17.3 標準功能集
17.4 用戶自定義功能
17.5 通道結構
17.6 主機接口
17.7 時基TCRI和TCR2計數(shù)時鐘
17.8 I／O通道的控制和狀態(tài)
17.9 角度模式
17.1 0共享定時／轉角計數(shù)總線STAC總線
17.1 1eTPU初始化流程
17.1 2.eTPU練習
第18章 片內存儲器和接口
18.1 簡介
18.2 內部存儲器
18.3 FLASH存儲器
18.4 靜態(tài)RAM存儲器
第19章 快速以太網(wǎng)控制器（1PEC）
19.1 快速以太網(wǎng)控制器簡介
19.2 快速以太網(wǎng)控制器的結構
19.3 快速以太網(wǎng)控制器功能
19.4 快速以太網(wǎng)控制器初始化例程
第20章 調試、片上仿真端口和Nexus軟件
第21章 供電
21.1 供電需求
21.2 電源復位
21.3 電壓調節(jié)控制器
21.4 供電順序
21.5 供電分段描述
21.6 電源功耗
21.7 電源設計需要考慮的內容
附錄A 引腳分配圖
附錄B 引腳功能和定義
附錄C e20026處理器指令集
附錄D SPE指令
附錄E 參考資料清單
附錄F 示例軟件使用說明