基于Quartus II的FPGA/CPLD設(shè)計(jì)與實(shí)踐

第1章 編程基礎(chǔ)知識(shí) 1
1.1 常用編程工具 1
1.2 Quartus Ⅱ的使用 3
1.3 FPGA和CPLD器件 20
第2章 簡單邏輯門電路的設(shè)計(jì) 23
2.1 基本邏輯門電路 23
2.1.1 與門電路 23
2.1.2 或門電路 25
2.1.3 非門電路 28
2.2 組合邏輯門電路 31
2.2.1 與非門電路 31
2.2.2 或非門電路 34
2.2.3 與或非門電路 36
2.2.4 異或門電路 40
2.2.5 同或門電路 42
2.3 三態(tài)門和總線緩沖器 45
2.3.1 三態(tài)門電路 46
2.3.2 單向總線緩沖器 48
2.3.3 雙向總線緩沖器 50
第3章 常用組合邏輯門電路的設(shè)計(jì) 55
3.1 編碼器 55
3.1.1 普通編碼器 55
3.1.2 優(yōu)先編碼器 58
3.2 譯碼器 70
3.2.1 二進(jìn)制譯碼器 70
3.2.2 編碼轉(zhuǎn)換譯碼器 80
3.2.3 數(shù)字顯示譯碼器 84
3.3 數(shù)值比較器 86
3.4 數(shù)據(jù)分配器 91
3.5 數(shù)據(jù)選擇器 96
3.6 加法器 104
3.6.1 半加器 104
3.6.2 全加器 106
3.6.3 4位加法器 109
3.6.4 8位加法器 111
3.7 奇偶校驗(yàn)器 113
第4章 時(shí)序電路的設(shè)計(jì) 117
4.1 觸發(fā)器 117
4.1.1 RS觸發(fā)器 117
4.1.2 D觸發(fā)器 119
4.1.3 JK觸發(fā)器 124
4.1.4 T觸發(fā)器 126
4.2 鎖存器和寄存器 129
4.2.1 鎖存器 129
4.2.2 帶公共時(shí)鐘和復(fù)位的寄存器 131
4.2.3 帶三態(tài)門輸出的寄存器 134
4.3 移位寄存器 136
4.3.1 串入-并出移位寄存器 136
4.3.2 串入-串出移位寄存器 139
4.3.3 并入-串出移位寄存器 141
4.3.4 右移移位寄存器 144
4.3.5 雙向移位寄存器 146
4.3.6 循環(huán)移位寄存器 150
4.4 計(jì)數(shù)器 152
4.4.1 同步計(jì)數(shù)器 153
4.4.2 異步計(jì)數(shù)器 162
4.4.3 可逆計(jì)數(shù)器 174
4.5 存儲(chǔ)器 176
4.5.1 ROM只讀存儲(chǔ)器 176
4.5.2 RAM隨機(jī)存儲(chǔ)器 183
4.5.3 FIFO存儲(chǔ)器 189
第5章 FPGA/CPLD的設(shè)計(jì)與應(yīng)用 195
5.1 彩燈控制器的設(shè)計(jì) 195
5.1.1 系統(tǒng)的設(shè)計(jì)要求 195
5.1.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 195
5.1.3 系統(tǒng)仿真 197
5.2 花樣燈控制器的設(shè)計(jì) 198
5.2.1 系統(tǒng)的設(shè)計(jì)要求 198
5.2.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 198
5.2.3 系統(tǒng)仿真 202
5.3 交通燈控制器的設(shè)計(jì) 203
5.3.1 系統(tǒng)的設(shè)計(jì)要求 203
5.3.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 204
5.3.3 系統(tǒng)仿真 208
5.4 數(shù)字秒表的設(shè)計(jì) 210
5.4.1 系統(tǒng)的設(shè)計(jì)要求 210
5.4.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 210
5.4.3 系統(tǒng)仿真 215
5.5 數(shù)字鐘的設(shè)計(jì) 218
5.5.1 系統(tǒng)的設(shè)計(jì)要求 218
5.5.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 218
5.5.3 系統(tǒng)仿真 224
5.6 四組搶答器的設(shè)計(jì) 226
5.6.1 系統(tǒng)的設(shè)計(jì)要求 226
5.6.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 227
5.6.3 系統(tǒng)仿真 237
5.7 多功能信號(hào)發(fā)生器的設(shè)計(jì) 240
5.7.1 系統(tǒng)的設(shè)計(jì)要求 240
5.7.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 240
5.7.3 系統(tǒng)仿真 252
5.8 數(shù)字電壓表的設(shè)計(jì) 256
5.8.1 系統(tǒng)的設(shè)計(jì)要求 256
5.8.2 ADC0809的功能描述 256
5.8.3 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 258
5.8.4 系統(tǒng)仿真 265
5.9 出租車計(jì)費(fèi)器的設(shè)計(jì) 267
5.9.1 系統(tǒng)的設(shè)計(jì)要求 267
5.9.2 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 267
5.9.3 系統(tǒng)仿真 279
第6章 FPGA/CPLD的人機(jī)界面控制 283
6.1 矩陣鍵盤掃描及顯示電路的設(shè)計(jì) 283
6.1.1 系統(tǒng)的設(shè)計(jì)要求 283
6.1.2 矩陣鍵盤電路的基礎(chǔ)知識(shí) 283
6.1.3 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 284
6.1.4 系統(tǒng)仿真 288
6.2 PS/2鍵盤接口電路的設(shè)計(jì) 290
6.2.1 系統(tǒng)的設(shè)計(jì)要求 290
6.2.2 PS/2鍵盤的基礎(chǔ)知識(shí) 290
6.2.3 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 293
6.2.4 系統(tǒng)仿真 297
6.3 LED動(dòng)態(tài)掃描電路的設(shè)計(jì) 298
6.3.1 系統(tǒng)的設(shè)計(jì)要求 298
6.3.2 LED掃描電路工作原理 298
6.3.3 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 300
6.3.4 系統(tǒng)仿真 302
6.4 LED點(diǎn)陣顯示控制電路的設(shè)計(jì) 304
6.4.1 系統(tǒng)的設(shè)計(jì)要求 304
6.4.2 LED點(diǎn)陣顯示控制電路工作原理 304
6.4.3 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 306
6.4.4 系統(tǒng)仿真 309
6.5 VGA彩條信號(hào)發(fā)生器電路的設(shè)計(jì) 310
6.5.1 系統(tǒng)的設(shè)計(jì)要求 310
6.5.2 VGA彩條發(fā)生器電路的相關(guān)知識(shí) 311
6.5.3 系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) 313
6.5.4 系統(tǒng)仿真 317