計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概論
　1.1 計(jì)算機(jī)系統(tǒng)簡(jiǎn)介
　　1.1.1 計(jì)算機(jī)系統(tǒng)的軟、硬件
　　1.1.2 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
　　1.1.3 計(jì)算機(jī)結(jié)構(gòu)與組成
　1.2 計(jì)算機(jī)系統(tǒng)基本組成
　　1.2.1 馮•諾依曼模型計(jì)算機(jī)
　　1.2.2 計(jì)算機(jī)硬件的基本組成
　　1.2.3 計(jì)算機(jī)軟件的基本組成
　　1.2.4 計(jì)算機(jī)系統(tǒng)的工作過程
　1.3 計(jì)算機(jī)系統(tǒng)的性能指標(biāo)
　　1.3.1 計(jì)算機(jī)系統(tǒng)的性能指標(biāo)
　　1.3.2 計(jì)算機(jī)硬件的性能設(shè)計(jì)
　1.4 計(jì)算機(jī)系統(tǒng)發(fā)展歷程
　習(xí)題1
第2章 數(shù)據(jù)的表示與運(yùn)算
　2.1 數(shù)據(jù)的編碼
　　2.1.1 數(shù)制及其轉(zhuǎn)換
　　2.1.2 機(jī)器數(shù)及其編碼
　　2.1.3 十進(jìn)制數(shù)編碼
　　2.1.4 字符編碼
　　2.1.5 數(shù)據(jù)校驗(yàn)碼
　2.2 數(shù)據(jù)的表示
　　2.2.1 數(shù)值數(shù)據(jù)的表示方法
　　2.2.2 數(shù)值數(shù)據(jù)的定點(diǎn)表示
　　2.2.3 數(shù)值數(shù)據(jù)的浮點(diǎn)表示
　　2.2.4 非數(shù)值數(shù)據(jù)的表示
　2.3 定點(diǎn)數(shù)的運(yùn)算
　　2.3.1 移位運(yùn)算
　　2.3.2 加減法運(yùn)算
　　2.3.3 乘法運(yùn)算
　　2.3.4 除法運(yùn)算 　　
　2.4 浮點(diǎn)數(shù)的運(yùn)算
　　2.4.1 浮點(diǎn)加減法運(yùn)算
　　2.4.2 浮點(diǎn)乘除法運(yùn)算
　2.5 算術(shù)邏輯單元ALU
　　2.5.1 加法器組成
　　2.5.2 ALU的功能與組成
　　2.5.3 運(yùn)算器組織
　習(xí)題2
第3章 存儲(chǔ)系統(tǒng)
　3.1 存儲(chǔ)系統(tǒng)概述
　　3.1.1 存儲(chǔ)器分類
　　3.1.2 存儲(chǔ)器主要性能指標(biāo)
　　3.1.3 層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)
　3.2 半導(dǎo)體存儲(chǔ)器基礎(chǔ)
　　3.2.1 靜態(tài)存儲(chǔ)器（SRAM）
　　3.2.2 動(dòng)態(tài)存儲(chǔ)器（DRAM）
　　3.2.3 只讀存儲(chǔ)器（ROM）
　3.3 主存儲(chǔ)器
　　3.3.1 主存儲(chǔ)器的基本組成
　　3.3.2 主存儲(chǔ)器的邏輯設(shè)計(jì)
　　3.3.3 主存儲(chǔ)器與CPU的連接
　　3.3.4 提高訪存速度的措施
　3.4 高速緩沖存儲(chǔ)器
　　3.4.1 Cache的基本原理
　　3.4.2 Cache的相關(guān)技術(shù)
　　3.4.3 Cache的改進(jìn)
　3.5 虛擬存儲(chǔ)器
　　3.5.1 虛擬存儲(chǔ)器的概念
　　3.5.2 虛擬存儲(chǔ)器的存儲(chǔ)管理 　　
　　3.5.3 虛擬存儲(chǔ)器的工作過程
　習(xí)題3
第4章 指令系統(tǒng)
　4.1 指令系統(tǒng)組成
　　4.1.1 指令功能
　　4.1.2 指令格式
　4.2 數(shù)據(jù)存放與尋址方式
　　4.2.1 操作數(shù)的存放方式
　　4.2.2 尋址方式
　4.3 指令格式舉例
　　4.3.1 Pentium指令系統(tǒng)
　　4.3.2 Power PC指令系統(tǒng)
　4.4 指令系統(tǒng)發(fā)展
　習(xí)題4
第5章 中央處理器
第6章 總線
第7章 輸入/輸出系統(tǒng)
參考文獻(xiàn)