Cell/B.E.處理器編程手冊(cè)

第1章　Cell寬帶引擎處理器概述
1.1　背景
1.1.1　設(shè)計(jì)目標(biāo)
1.1.2　功率消耗、內(nèi)存和頻率
1.1.3　本書內(nèi)容
1.2　硬件環(huán)境
1.2.1　處理器部件
1.2.2　部件互連總線
1.2.3　存儲(chǔ)器接口控制器
1.2.4　Cell寬帶引擎接口單元
1.3　編程環(huán)境
1.3.1　指令集
1.3.2　存儲(chǔ)域和接口
1.3.3　字節(jié)排序法和比特表示法
1.3.4　運(yùn)行環(huán)境
第2章　PowerPC處理器部件
2.1　POWERPC處理器單元
2.2　POWERPC處理器存儲(chǔ)子系統(tǒng)
2.3　PPE寄存器
2.4　POWERPC指令
2.4.1　數(shù)據(jù)類型
2.4.2　尋址模式
2.4.3　指令
2.5　向量/SIMD多媒體擴(kuò)展指令
2.5.1　SIMD向量化
2.5.2　數(shù)據(jù)類型
2.5.3　尋址模式
2.5.4　指令類型
2.5.5　指令
2.5.6　圖形舍入模式
2.6　向量/SIMD多媒體擴(kuò)展C/C++語言內(nèi)置指令
2.6.1　向量數(shù)據(jù)類型
2.6.2　向量值文字表述
2.6.3　內(nèi)置指令
第3章　協(xié)同處理部件
3.1　協(xié)同處理單元
3.1.1　本地存儲(chǔ)
3.1.2　寄存器堆
3.1.3　可執(zhí)行單元
3.1.4　浮點(diǎn)型的支持
3.2　內(nèi)存流控制器
3.2.1　通道
3.2.2　郵箱和信令
3.2.3　MFC命令和命令隊(duì)列
3.2.4　DMA控制器
3.2.5　協(xié)同內(nèi)存管理單元
3.3　SPU指令集
3.3.1　數(shù)據(jù)類型
3.3.2　指令
3.4　C/C++語言內(nèi)建指令
3.4.1　向量數(shù)據(jù)類型
3.4.2　向量文字（Vector Literals）
3.4.3　內(nèi)建指令
第4章　虛擬存儲(chǔ)環(huán)境
4.1　簡(jiǎn)介
4.2　PPE存儲(chǔ)管理
4.2.1　存儲(chǔ)管理單元
4.2.2　地址轉(zhuǎn)換過程
4.2.3　地址轉(zhuǎn)換使能
4.2.4　有效-實(shí)地址的轉(zhuǎn)換
4.2.5　分段
4.2.6　分頁
4.2.7　快表
4.2.8　實(shí)地址模式
4.2.9　32位模式下的有效地址
4.3　SPE存儲(chǔ)管理
4.3.1　協(xié)同內(nèi)存管理（SMM）單元
4.3.2　地址轉(zhuǎn)換使能
4.3.3　分段
4.3.4　分頁
4.3.5　快表
4.3.6　實(shí)地址模式
4.3.7　異常處理和存儲(chǔ)保護(hù)
第5章　內(nèi)存映射
5.1　簡(jiǎn)介
5.1.1　配置環(huán)的初始化
5.1.2　內(nèi)存區(qū)域的分配
5.1.3　內(nèi)存中的保留區(qū)域
5.1.4　保護(hù)屬性
5.2　PPE內(nèi)存映射
5.2.1　PPE內(nèi)存映射寄存器
5.2.2　預(yù)定義的實(shí)地址位置
5.3　SPE內(nèi)存映射
5.3.1　SPE本地存儲(chǔ)的內(nèi)存映射
5.3.2　SPE內(nèi)存映射寄存器
5.4　BEI內(nèi)存映射寄存器
輸入和輸出
第6章　高速緩存管理
6.1　PPE高速緩存
6.1.1　配置
6.1.2　概述
6.1.3　L1高速緩存
6.1.4　跳轉(zhuǎn)歷史表與鏈接棧
6.1.5　L2 高速緩存
6.1.6　L1和L2 高速緩存管理指令
6.1.7　有效地址至實(shí)地址的轉(zhuǎn)換陣列
6.1.8　快表TLB
6.1.9　指令預(yù)取隊(duì)列管理
6.1.10　加載子單元管理
6.2　SPE高速緩存
6.2.1　快表
6.2.2　原子單元與原子緩存
6.3　替換管理表
6.3.1　PPE的TLB置換管理表
6.3.2　PPE的L2高速緩存替換管理表
6.3.3　SPE的TLB替換管理表
6.4　I/O地址轉(zhuǎn)換緩存
第7章　輸入/輸出體系結(jié)構(gòu)
7.1　簡(jiǎn)介
7.1.1　輸入/輸出接口
7.1.2　系統(tǒng)配置
7.1.3　輸入/輸出尋址
7.2　數(shù)據(jù)與訪問類型
7.2.1　數(shù)據(jù)長度與對(duì)齊
7.2.2　原子訪問
7.3　寄存器與數(shù)據(jù)結(jié)構(gòu)
7.3.1　IOCmd配置寄存器
7.3.2　I/O段表起始地址寄存器
7.3.3　I/O段表
7.3.4　I/O頁表
7.3.5　IOC基地址寄存器
7.3.6　I/O異常狀態(tài)寄存器
7.4　I/O地址轉(zhuǎn)換
7.4.1　轉(zhuǎn)換概述
7.4.2　I/O轉(zhuǎn)換步驟
7.5　I/O異常
7.5.1　I/O異常原因
7.5.2　I/O異常狀態(tài)寄存器
7.5.3　I/O異常屏蔽寄存器
7.5.4　I/O異常響應(yīng)
7.6　I/O地址轉(zhuǎn)換緩存
7.6.1　IOST緩存
7.6.2　IOPT緩存
7.7　I/O存儲(chǔ)模型
7.7.1　內(nèi)存一致性
7.7.2　存儲(chǔ)訪問順序
7.7.3　通過一個(gè)IOIF到其他I/O單元的訪問
7.7.4　例程
第8章　資源分配管理
8.1　簡(jiǎn)介
第9章　PPE中斷
第10章　PPE多線程
第11章　系統(tǒng)管理器和邏輯分區(qū)
第12章　SPE上下文切換
第13章　時(shí)基與遞減器
第14章　對(duì)象、可執(zhí)行文件及SPE的加載
第15章　電源與溫度管理
第16章　性能監(jiān)測(cè)
第17章　SPE通道和相關(guān)MMIO接口
第18章　SPE事件
第19章　DMA傳輸與處理器交互通信
第20章　共享存儲(chǔ)同步
第21章　并行編程
第22章　單指令多數(shù)據(jù)編程
第23章　SIMD擴(kuò)展與SPU編程
第24章　SPE編程技巧
附錄A　PPE指令集和內(nèi)置指令
附錄B　SPU指令集與內(nèi)置指令
附錄C　性能監(jiān)測(cè)信號(hào)
術(shù)語表