計(jì)算機(jī)組成原理

序言
前言
教學(xué)建議
第1章 概論
1.1 計(jì)算機(jī)的發(fā)展史
1.1.1 第代到第四代電子數(shù)字計(jì)算機(jī)的簡單回顧
1.1.2 第臺(tái)通用電子數(shù)字計(jì)算機(jī)誕生的基礎(chǔ)和歷史背景
1.1.3 推動(dòng)計(jì)算機(jī)體系結(jié)構(gòu)發(fā)展的重要事件
1.2 計(jì)算機(jī)系統(tǒng)的基本組成
1.2.1 計(jì)算機(jī)系統(tǒng)的軟硬件概念
1.2.2 計(jì)算機(jī)系統(tǒng)的硬件組成
1.2.3 計(jì)算機(jī)的軟件系統(tǒng)
1.2.4 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3 計(jì)算機(jī)的性能指標(biāo)
思考題與習(xí)題
第2章 數(shù)據(jù)在計(jì)算機(jī)中的表示
2.1 數(shù)值數(shù)據(jù)的表示
2.1.1 進(jìn)位計(jì)數(shù)制及相互轉(zhuǎn)換
2.1.2 數(shù)的符號(hào)表示
2.1.3 數(shù)的小數(shù)點(diǎn)表示刀
2.1.4 十進(jìn)制數(shù)據(jù)表示弭
2.2 非數(shù)值數(shù)據(jù)的表示
2.2.1 邏輯數(shù)據(jù)
2.2.2 字符及字符串的表示
思考題與習(xí)題
第3章 計(jì)算機(jī)的算術(shù)運(yùn)算
3.1 算術(shù)邏輯單元
3.1.1 加法器及其進(jìn)位結(jié)構(gòu)
3.1.2 多功能算術(shù)邏輯單元
3.2 定點(diǎn)運(yùn)算
3.2.1 定點(diǎn)加減運(yùn)算
3.2.2 定點(diǎn)乘法運(yùn)算
3.2.3 定點(diǎn)除法運(yùn)算
3.3 運(yùn)算器組織
3.3.1 運(yùn)算器組織
3.3.2 位片式運(yùn)算器
3.4 浮點(diǎn)運(yùn)算
3.4.1 浮點(diǎn)加減運(yùn)算
3.4.2 浮點(diǎn)乘除運(yùn)算
3.4.3 浮點(diǎn)運(yùn)算所需要的硬件
思考題與習(xí)題
第4章 存儲(chǔ)系統(tǒng)
4.1 概述
4.1.1 存儲(chǔ)器的主要技術(shù)指標(biāo)
4.1.2 存儲(chǔ)器的分類
4.1.3 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
4.1.4 存儲(chǔ)體系
4.2 主存儲(chǔ)器
4.2.1 主存儲(chǔ)器基本結(jié)構(gòu)與操作
4.2.2 半導(dǎo)體隨機(jī)存儲(chǔ)器
4.2.3 只讀存儲(chǔ)器(ROM)
4.2.4 多體交叉存儲(chǔ)器
4.2.5 校驗(yàn)碼
4.2.6 相聯(lián)存儲(chǔ)器和雙口存儲(chǔ)器
4.3 高速緩沖存儲(chǔ)器
4.3.1 Cache的工作原理
4.3.2 主存－Cache地址映象和地址變換
4.3.3 替換算法
4.3.4 高速緩存的寫策略
4.4 虛擬存儲(chǔ)器
4.4.1 虛擬存儲(chǔ)器概論
4.4.2 頁式虛擬存儲(chǔ)器
4.4.3 段式及段頁式虛擬存儲(chǔ)器
思考題與習(xí)題
第5章 指令系統(tǒng)
5.1 機(jī)器指令
5.1.1 機(jī)器指令格式
5.1.2 操作數(shù)類型和存儲(chǔ)方式
5.1.3 指令的操作類型
5.2 尋址方式
5.2.1 指令的尋址方式
5.2.2 操作數(shù)的尋址方式
5.2.3 尋址方式舉例
5.3 指令格式舉例
5.3.1 Pentium指令格式
5.3.2 PowerPC指令格式
5.4 RISC技術(shù)
5.4.1 RISC技術(shù)的提出
5.4.2 RISC和CISC技術(shù)的比較
5.4.3 RISC和CISC執(zhí)行程序所需的時(shí)間比較
思考題與習(xí)題
第6章 中央處理器
6.1 CPU的功能和組成
6.1.1 CPU的功能
6.1.2 CPU的組成
6.2 時(shí)序控制方式與時(shí)序系統(tǒng)
6.2.1 時(shí)序控制方式
6.2.2 時(shí)序系統(tǒng)
6.3 模型機(jī)指令的執(zhí)行過程
6.3.1 模型機(jī)的數(shù)據(jù)通路
6.3.2 模型機(jī)的指令系統(tǒng)
6.3.3 模型機(jī)的時(shí)序系統(tǒng)
6.3.4 模型機(jī)指令的執(zhí)行過程
6.4 模型機(jī)控制器的硬布線設(shè)計(jì)
6.4.1 設(shè)計(jì)方法
6.4.2 模型機(jī)組合邏輯控制器框圖
6.5 模型機(jī)控制器的微程序設(shè)計(jì)
6.5.1 微程序控制的基本原理
6.5.2 微程序設(shè)計(jì)技術(shù)
6.5.3 模型機(jī)的微程序設(shè)計(jì)
6.5.4 微程序技術(shù)的應(yīng)用
6.6 CPU的流水線技術(shù)
6.6.1 流水線的基本概念
6.6.2 流水線的分類
6.6.3 流水線中的主要問題
6.6.4 線性流水線的性能
6.6.5 高級(jí)流水線
思考題與習(xí)題
第7章 總線
7.1 總線概述
7.1.1 總線的組成
7.1.2 總線性能指標(biāo)
7.1.3 總線標(biāo)準(zhǔn)
7.2 總線結(jié)構(gòu)
7.2.1 總線結(jié)構(gòu)的物理實(shí)現(xiàn)
7.2.2 多總線結(jié)構(gòu)
7.3 總線控制
7.3.1 總線仲裁
7.3.2 總線通信控制
7.4 實(shí)用總線標(biāo)準(zhǔn)
7.4.1 PCI總線
7.4.2 PCIExpress總線
思考題與習(xí)題
第8章 外部設(shè)備
8.1 輸出設(shè)備
8.1.1 打印機(jī)
8.1.2 顯示設(shè)備
8.2 輸入設(shè)備
8.2.1 鍵盤
8.2.2 鼠標(biāo)器
8.2.3 觸摸屏
8.3 輔助存儲(chǔ)器
8.3.1 輔助存儲(chǔ)器的種類與技術(shù)指標(biāo)
8.3.2 磁記錄原理
8.3.3 編碼方式
8.3.4 磁盤存儲(chǔ)器
8.3.5 RAID（冗余磁盤陣列）
8.3.6 磁帶存儲(chǔ)器
8.3.7 光盤存儲(chǔ)器
思考題與習(xí)題
第9章 輸入輸出系統(tǒng)
9.1 概述
9.1.1 輸入輸出系統(tǒng)的組成
9.1.2 I／O設(shè)備與主機(jī)的連接方式
9.1.3 I／O設(shè)備與主機(jī)的信息交換方式
9.2 I／O接口
9.2.1 I／O接口的功能
9.2.2 I／O接口的分類
9.2.3 I／O接口的基本組成
9.2.4 I／O接口舉例
9.3 程序直接控制方式
9.4 程序中斷控制方式
9.5 DMA(直接存儲(chǔ)器訪問)方式
9.6 I／O通道方式
思考題與習(xí)題
參考文獻(xiàn)