DSPs原理及應用教程

第一部分DSPs概論與TMS320C6201/6701基本結(jié)構(gòu)
第1章實時數(shù)字信號處理與DSPs芯片
1.1實時數(shù)字信號處理
1.1.1實時數(shù)字信號處理對DSPs的要求
1.1.2DSPs處理器與模擬信號處理電路的比較
1.1.3DSPs處理器與通用處理器的比較
1.2DSPs的發(fā)展歷史
1.2.1初期的DSP 結(jié)構(gòu)和第一代DSPs 產(chǎn)品
1.2.2第二代增強的DSPs
1.2.3第三代DSPs的創(chuàng)新設計
1.2.4當今DSP技術的新特點和應用領域
1.3Texas Instruments公司的DSPs
1.4TI DSPs的開發(fā)環(huán)境和工具
1.4.1Texas Instrument公司的CCS開發(fā)工具
1.4.2MATLAB DSP模塊對TI DSPs的支持
1.4.3LabView DSP模塊對TI DSPs的支持
第2章TMS320C6201/6701的基本結(jié)構(gòu)與指令集
2.1中央處理單元
2.1.1中央處理單元基本結(jié)構(gòu)
2.1.2數(shù)據(jù)通路
2.1.3控制寄存器組
2.1.4TMS320C6701擴充控制寄存器組
2.2片內(nèi)程序和數(shù)據(jù)存儲器
2.2.1片內(nèi)程序和數(shù)據(jù)存儲器的基本結(jié)構(gòu)
2.2.2程序存儲器控制器
2.2.3片內(nèi)程序存儲器
2.2.4由DMA控制器對片內(nèi)程序存儲器的尋訪
2.2.5數(shù)據(jù)存儲器控制器
2.2.6片內(nèi)數(shù)據(jù)存儲器
2.2.7DMA控制器尋訪片內(nèi)程序存儲器
2.3片外存儲器接口
2.3.1片外存儲器接口的基本結(jié)構(gòu)
2.3.2片外存儲器接口的接口信號
2.3.3片外存儲器接口寄存器
2.3.4SDRAM接口
2.3.5SBSRAM接口
2.3.6異步存儲器接口
2.4直接存儲器訪問控制器
2.4.1直接存儲器訪問控制器的基本結(jié)構(gòu)
2.4.2直接存儲器訪問技術術語與功能特點
2.4.3直接存儲器訪問寄存器
2.4.4直接存儲器訪問數(shù)據(jù)塊傳輸
2.4.5直接存儲器訪問特殊操作方式
2.5流水線
2.5.1TMS320C6201/6701流水線的基本結(jié)構(gòu)
2.5.2流水線對應不同指令形式的執(zhí)行模式
2.5.3流水線運行注意事項
2.6多通道緩沖串口
2.6.1TMS320C6201/6701多通道緩沖串口的技術特性
2.6.2多通道緩沖串口的接口信號
2.6.3多通道緩沖串口的寄存器
2.6.4數(shù)據(jù)的發(fā)送與接收
2.6.5多通道選擇操作
2.7通用定時器
2.7.1TMS320C6201/6701通用定時器基本技術特性
2.7.2通用定時器的運行
2.8中斷選擇器
2.8.1TMS320C6201/6701中斷選擇器的基本特性
2.8.2中斷服務表
2.8.3中斷設置流程
2.8.4中斷嵌套
2.8.5陷阱
2.9芯片模式、時鐘與電源配置
2.9.1TMS320C6201/6701芯片模式配置概述
2.9.2TMS320C6201/6701復位
2.9.3芯片模式配置
2.9.4輸入時鐘模式配置
2.9.5端格式配置
2.9.6PowerDown模式配置
2.9.7JTAG接口
2.10指令集
2.10.1TMS320C62x和TMS320C67x指令集概述
2.10.2指令集的格式與規(guī)則
2.10.3指令集
第3章DSPs主機端口的原理及應用
3.1概述
3.2HPI的信號描述
3.3HPI寄存器
3.4HPI的總線操作
3.4.1鎖存控制信號
3.4.2HPID寄存器讀操作
3.4.3HPID寄存器寫操作
3.4.4HPIC或HPIA寄存器訪問
3.5HPI的存取操作
3.5.1不帶地址自增益的讀操作
3.5.2帶地址自增益的讀操作
3.5.3HPI的寫操作
3.6HPI的自舉加載操作
3.7HPI應用實例
第二部分DSPs核心系統(tǒng)硬件設計
第4章SDRAM在核心系統(tǒng)中與DSP EMIF的接口和地址分配
4.1TMS320C6201/6701 EMIF與SDRAM 接口的設計原理
4.1.1TMS320C6201/6701兼容的SDRAM類型
4.1.2TMS320C6201/6701 EMIF與SDRAM接口特點
4.1.3TMS320C6201/6701 EMIF與SDRAM接口信號
4.2SDRAM(MT48LC4M16A2)的工作原理、主要參數(shù)和時序
4.2.1SDRAM器件MT48LC4M16A2簡介
4.2.2MT48LC4M16A2的操作
4.2.3SDRAM接口時序
4.3EMIF與SDRAM(MT48LC4M16A2)的接口邏輯
4.3.1TMS320C6201/6701與MT48LC4M16A2的硬件接口
4.3.2TMS320C6201/6701與MT48LC4M16A2接口的寄存器配置
4.3.3EMIF與MT48LC4M16A2接口的初始化程序
4.4SDRAM 在DSP核心系統(tǒng)中的地址分配
4.5SDRAM的操作電源、功耗和封裝
第5章SBSRAM在核心系統(tǒng)中與DSP EMIF的接口和地址分配
5.1TMS320C6201/6701 EMIF與SBSRAM 接口的設計原理
5.1.1TMS320C6201/6701 EMIF與SBSRAM接口特點
5.1.2TMS320C6201/6701 EMIF與SBSRAM接口信號
5.2SBSRAM(MT58L256L32P)的工作原理、主要參數(shù)和時序
5.2.1SBSRAM器件MT58L256L32P簡介
5.2.2SBSRAM(MT58L256L32P)的操作
5.2.3SBSRAM接口時序
5.3EMIF與SBSRAM(MT58L256L32P)的接口邏輯
5.3.1TMS320C6201/6701與MT58L256L32P的硬件接口
5.3.2TMS320C6201/6701與MT58L256L32P接口的寄存器配置
5.3.3與MT58L256L32P接口的EMIF初始化程序
5.4SBSRAM 在DSP核心系統(tǒng)中的地址分配
5.5MT58L256L32P的操作電源、功耗和封裝
第6章FlashROM在核心系統(tǒng)中與DSP EMIF的接口和地址分配
6.1TMS320C6201/6701 EMIF與FlashROM接口的設計原理
6.1.1TMS320C6201/6701 EMIF的異步接口信號
6.1.2TMS320C6201/6701 EMIF的ROM模式
6.2FlashROM (AM29LV160DB)的工作原理、主要參數(shù)和時序
6.2.1FlashROM器件AM29LV160DB簡介
6.2.2AM29LV160DB功能和通用命令
6.3EMIF與Flash(AM29LV160DB)的接口邏輯
6.3.1TMS320C6201/6701與AM29LV160DB的硬件接口
6.3.2TMS320C6201/6701與AM29LV160DB接口的寄存器配置
6.3.3TMS320C6201/6701與AM29LV160DB接口的軟件控制
6.3.4相關程序
6.4Flash在DSP核心系統(tǒng)中的地址分配
6.5Flash的操作電源、功耗和封裝
第7章FIFO在核心系統(tǒng)中與DSP EMIF的接口和地址分配
7.1TMS320C6201/6701 EMIF與FIFO接口的設計原理
7.2FIFO(CY7C424510ASC)的工作原理、主要參數(shù)和時序
7.2.1FIFO類型器件CY7C424510ASC簡介
7.2.2CY7C424510ASC的操作
7.3EMIF與FIFO(CY7C424510ASC)的接口邏輯
7.3.1TMS320C6201/6701與CY7C424510ASC的硬件接口
7.3.2TMS320C6201/6701與CY7C424510ASC接口的寄存器配置
7.4FIFO在DSP核心系統(tǒng)中的地址分配
7.5FIFO的操作電源、功耗和封裝
第8章DSP核心系統(tǒng)和其他技術
8.1Reset 電路
8.1.1Reset 電路的功能
8.1.2復位電路的分析
8.1.3復位時間的確定
8.2時鐘電路
8.2.1PLL倍頻模式
8.2.2時鐘電路圖
8.3電源系統(tǒng)設計
8.3.1加電次序設計
8.3.2供電系統(tǒng)設計
8.4BGA封裝與焊接
8.5TMS320C6201/6701 PCB布局及電源去耦合電容
8.6TMS320C6201/6701的散熱
8.7JTAG 調(diào)試技術和接口設計
第三部分DSP軟件調(diào)試技術
第9章利用CCS開發(fā)DSP程序
9.1開發(fā)程序前的準備
9.1.1安裝TMS320C6201/6701的硬件仿真設備
9.1.2新建一個工程文件
9.1.3向工程中添加各類文件
9.2用CCS的基本工具開發(fā)DSP程序
9.2.1使用基本調(diào)試工具
9.2.2修改編譯選項及更改語法錯誤
9.2.3使用斷點和觀察窗口
9.2.4使用文件輸入輸出探針
9.2.5使用圖形工具顯示圖形
第10章利用TMS320C6201/6701核心系統(tǒng)的定浮點運算程序的
設計與分析10.1DSP的定、浮點表示方式
10.1.1定點表示方式
10.1.2IEEE標準的浮點數(shù)表示方式
10.2定點小數(shù)乘法程序的設計與分析
10.2.1定點小數(shù)乘法程序的設計
10.2.2程序的運行分析（存儲器、寄存器、單步運行方式）
10.364位整數(shù)加減法程序的設計與分析
10.3.164位整數(shù)加減法程序的設計
10.3.2程序的運行分析
10.4浮點運算程序的設計與分析
10.4.1浮點乘除法運算程序的設計
10.4.2程序的運行分析
第11章利用TMS320C6201/6701核心系統(tǒng)的FFT運算程序的
設計與分析11.1FFT運算的原理
11.2FFT運算程序的設計
11.2.1主程序
11.2.2倒序子程序
11.2.3FFT算法子程序
11.3程序的運行分析
11.3.1設置斷點
11.3.2添加Watch Window觀察變量
11.3.3單步運行程序
11.3.4添加View Graph比較輸入輸出波形
第12章IIR和FIR數(shù)字濾波器程序的設計與仿真
12.1數(shù)字濾波器的表示方法
12.2IIR數(shù)字濾波器DSP程序的設計
12.3用CCS對IIR數(shù)字濾波器程序進行仿真
12.4FIR數(shù)字濾波器程序的設計
12.5用CCS對FIR數(shù)字濾波器程序進行仿真
第13章基于DSP/BIOS測試FIR數(shù)字濾波器程序
13.1DSP/BIOS功能及其組件
13.1.1DSP/BIOS實時庫和API
13.1.2DSP/BIOS的配置工具
13.1.3DSP/BIOS插件——實時分析工具
13.2DSP/BIOS測試模塊——LOG
13.3DSP/BIOS測試模塊——STS
13.4用DSP/BIOS模塊測試FIR數(shù)字濾波器程序
13.4.1創(chuàng)建關于FIR數(shù)字濾波器程序的DSP/BIOS工程文件
13.4.2為FIR數(shù)字濾波器程序添加DSP/BIOS模塊函數(shù)
13.4.3為FIR數(shù)字濾波器程序添加DSP/BIOS模塊對象
13.4.4用統(tǒng)計觀察窗觀察FIR數(shù)字濾波器程序的統(tǒng)計數(shù)據(jù)
13.4.5用Message Log顯示FIR數(shù)字濾波器程序的統(tǒng)計信息
附錄
附錄A指令表
A1TMS320C62x/C67x 定點指令集表
A2TMS320C67x浮點指令集表
附錄B程序代碼
B1部分用于熟悉CCS基本操作的程序
B2FFT主程序及其子程序
B3IIR數(shù)字濾波器程序及其相關程序
B4FIR數(shù)字濾波器程序及其相關程序
B5基于DSP/BIOS的數(shù)字濾波器構(gòu)造程序
附錄CDSPs Main Words Dictionary
附錄DTMS320C6201/6701核心系統(tǒng)電路結(jié)構(gòu)內(nèi)容索引
參考文獻