CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講

第一篇基礎(chǔ)知識(shí)篇
1．1CPI互l／FPGA概述
1．1．1 CPIfD，開，GA的特點(diǎn)
1．1．2 CPLD/FPGA的發(fā)展方向
1．1_3 CPLD/FPGA的應(yīng)用領(lǐng)域
1．2CPLD體系結(jié)構(gòu)
1．2．1 CPLD的基本結(jié)構(gòu)
1．2．2 CPLD的結(jié)構(gòu)特點(diǎn)
1．2．3 CPLD編程工藝
1．3FPGA體系結(jié)構(gòu)
1．3．1FPGA基本結(jié)構(gòu)
1．3．2 FPGA的結(jié)構(gòu)特點(diǎn)
1．3．3 FPGA的編程工藝
1．4CPLD／FPGA常用芯片
1．4．1Altera芯片
1．4．2Xilinx芯片
1．5CPLD／FPGA的選用
1．6本章小結(jié)
2．1系統(tǒng)的表示方法和硬件描述語(yǔ)言
2．2 VHDL的語(yǔ)言結(jié)構(gòu)與語(yǔ)言要素
2．2．1實(shí)體說(shuō)明
2．2．2構(gòu)造體
2．2．3VHDL語(yǔ)言要素
2．2．4VHDL順序語(yǔ)句與并發(fā)語(yǔ)句
2．2．5描述方式
2．3組合邏輯電路的VHDL實(shí)現(xiàn)
2．3．1簡(jiǎn)單門電路
2．3．2譯碼器、編碼器和選擇器
2．3．3加法器、乘法器和除法器
2．3．4三態(tài)門和總線緩沖器
2．4時(shí)序邏輯電路的VHDL實(shí)現(xiàn)
2．4．1鎖存器、觸發(fā)器
2．4．2寄存器
2．4．3計(jì)數(shù)器
2．5狀態(tài)機(jī)的VHDL實(shí)現(xiàn)
2．5．1狀態(tài)機(jī)的結(jié)構(gòu)和功能
2．5．2狀態(tài)機(jī)的Vm)L模型
2．6存儲(chǔ)器的VHDL實(shí)現(xiàn)
2．6．1 ROM和RAM
2．6．2 FIFO
3．1Venilog HDL編程基礎(chǔ)
3．1．1 Verilog與VHDL的比較
3．1．2 verilog程序結(jié)構(gòu)
3．1．3 簡(jiǎn)單的verilog組合邏輯設(shè)計(jì)
3．1．4簡(jiǎn)單Verilog時(shí)序邏輯電路的設(shè)計(jì)
3．1．5 Verilog有限狀態(tài)機(jī)
…
第二篇常用模塊設(shè)計(jì)實(shí)例篇
第三篇綜合系統(tǒng)設(shè)計(jì)實(shí)例篇