電子線路實(shí)驗(yàn)：數(shù)字電路實(shí)驗(yàn)

第1章 邏輯電平和門(mén)電路實(shí)驗(yàn)
1.0　基礎(chǔ)知識(shí)
1.0.1　邏輯電平
1.0.2　常見(jiàn)邏輯門(mén)
1.1　邏輯電平的獲取和檢測(cè)
1.1.1　邏輯電平的獲取
1.1.2　用發(fā)光二極管檢測(cè)邏輯電平
1.1.3　用三極管檢測(cè)邏輯電平
1.1.4　用比較器檢測(cè)邏輯電平
1.1.5　邏輯筆的設(shè)計(jì)和制作
1.1.6　邏輯電平工具制作
1.2 晶體管開(kāi)關(guān)特性的實(shí)驗(yàn)研究
1.2.1　實(shí)驗(yàn)?zāi)康?br /> 1.2.2　預(yù)習(xí)要求及思考
1.2.3　二極管開(kāi)關(guān)特性
1.2.4　三極管開(kāi)關(guān)特性
1.2.5　實(shí)驗(yàn)儀器與設(shè)備
1.2.6　二極管開(kāi)關(guān)特性實(shí)驗(yàn)
1.2.7　三極管開(kāi)關(guān)特性實(shí)驗(yàn)
1.2.8　三極管開(kāi)關(guān)的電平變換和限幅實(shí)驗(yàn)
1.2.9　實(shí)驗(yàn)注意事項(xiàng)
1.2.10　實(shí)驗(yàn)報(bào)告要求
1.3　分立元件門(mén)電路設(shè)計(jì)
1.3.1 設(shè)計(jì)目的
1.3.2　分立元件門(mén)電路
1.3.3　設(shè)計(jì)和實(shí)驗(yàn)步驟
1.3.4　設(shè)計(jì)報(bào)告要求
1.4 集成門(mén)電路參數(shù)測(cè)試及邏輯連接
1.4.1 實(shí)驗(yàn)?zāi)康?br /> 1.4.2　預(yù)習(xí)要求及思考
1.4.3　集成門(mén)電路的參數(shù)
1.4.4　集成邏輯電路使用注意事項(xiàng)
1.4.5　實(shí)驗(yàn)儀器與設(shè)備
1.4.6 電壓傳輸特性測(cè)試實(shí)驗(yàn)
1.4.7　集成芯片的連接實(shí)驗(yàn)
1.4.8　不同邏輯電平芯片間的連接設(shè)計(jì)
1.4.9　實(shí)驗(yàn)注意事項(xiàng)
1.4.10　實(shí)驗(yàn)報(bào)告要求
1.5　集成OC門(mén)和3S門(mén)的實(shí)驗(yàn)研究
1.5.1 實(shí)驗(yàn)?zāi)康?br /> 1.5.2　實(shí)驗(yàn)原理
1.5.3　實(shí)驗(yàn)儀器與設(shè)備
1.5.4　實(shí)驗(yàn)內(nèi)容及步驟
1.5.5　信號(hào)傳輸?shù)难a(bǔ)充研究
1.5.6　實(shí)驗(yàn)報(bào)告要求
第2章　組合邏輯電路實(shí)驗(yàn)
2.0　基礎(chǔ)知識(shí)
2.0.1　組合邏輯電路
2.0.2　組合邏輯的表示方法
2.0.3　組合邏輯電路的分析
2.0.4　組合邏輯電路的設(shè)計(jì)
2.0.5　常用MSI組合邏輯器件
2.1 編碼器的實(shí)驗(yàn)研究
2.1.1 實(shí)驗(yàn)?zāi)康?br /> 2.1.2 預(yù)習(xí)要求
2.1.3 編碼器和基本與一或邏輯門(mén)結(jié)構(gòu)
2.1.4　MSI編碼器
2.1.5　實(shí)驗(yàn)儀器與設(shè)備
2.1.6　實(shí)驗(yàn)內(nèi)容及步驟
2.1.7　實(shí)驗(yàn)報(bào)告要求
2.2　用邏輯門(mén)設(shè)計(jì)組合電路
2.2.1 實(shí)驗(yàn)?zāi)康?br /> 2.2.2　預(yù)習(xí)要求
2.2.3　設(shè)計(jì)方法
2.2.4　設(shè)計(jì)舉例
2.2.5　實(shí)驗(yàn)儀器與設(shè)備
2.2.6　設(shè)計(jì)任務(wù)
2.2.7　實(shí)驗(yàn)報(bào)告要求
　……
第3章　觸發(fā)器實(shí)驗(yàn)
第4章　時(shí)序邏輯電路實(shí)驗(yàn)
第5章　脈沖單元電路實(shí)驗(yàn)
第6章　存儲(chǔ)器實(shí)驗(yàn)
第7章　A/D與D/A轉(zhuǎn)換實(shí)驗(yàn)
第8章　數(shù)字電路應(yīng)用設(shè)計(jì)
附錄　數(shù)字電路實(shí)驗(yàn)參考資料
參考文獻(xiàn)