基于EDA技術(shù)的計(jì)算機(jī)組成原理實(shí)驗(yàn)

上編：實(shí)驗(yàn)環(huán)境簡介
1 ALTERA開發(fā)系統(tǒng)MAX+PLUSⅡ基本操作
2 QUARTUSⅡ開發(fā)軟件快速入門
3 實(shí)驗(yàn)平臺DDA-I介紹
4 DDA-Ⅲ實(shí)驗(yàn)平臺簡介
5 測試工具邏輯分析儀概述
中 編：實(shí) 驗(yàn)
實(shí)驗(yàn)1 總線數(shù)據(jù)傳輸實(shí)驗(yàn)
附1 總線概述
實(shí)驗(yàn)2 十進(jìn)制加法單元實(shí)驗(yàn)
實(shí)驗(yàn)3 八位運(yùn)算器組成實(shí)驗(yàn)(一)
實(shí)驗(yàn)4 八位運(yùn)算器的復(fù)合運(yùn)算實(shí)驗(yàn)(二)
實(shí)驗(yàn)5 快速進(jìn)位鏈實(shí)驗(yàn)
實(shí)驗(yàn)6 可變換多種結(jié)構(gòu)的運(yùn)算器實(shí)驗(yàn)
附2 運(yùn)算器概述
實(shí)驗(yàn)7 存儲器實(shí)驗(yàn)
實(shí)驗(yàn)8 存儲器部件實(shí)驗(yàn)
實(shí)驗(yàn)9 雙端口存儲器實(shí)驗(yàn)
附3 存儲器概述
實(shí)驗(yàn)10 數(shù)據(jù)通路實(shí)驗(yàn)
附4 數(shù)據(jù)通路概述
實(shí)驗(yàn)11 時(shí)序電路的組成與控制原理實(shí)驗(yàn)
附5 時(shí)序電路概述
實(shí)驗(yàn)12 微程序控制器實(shí)驗(yàn)
實(shí)驗(yàn)13 模型機(jī)組成與程序運(yùn)行實(shí)驗(yàn)
實(shí)驗(yàn)14 硬布線控制器實(shí)驗(yàn)
實(shí)驗(yàn)15 簡單CPU的邏輯設(shè)計(jì)——硬布線方法實(shí)現(xiàn)
實(shí)驗(yàn)16 簡單CPU的邏輯設(shè)計(jì)——硬件描述語言法實(shí)現(xiàn)
實(shí)驗(yàn)17 簡單CPU的邏輯設(shè)計(jì)——微序列的垂直代碼法實(shí)現(xiàn)
附6 控制器概述及CPU的實(shí)現(xiàn)
下編：課程設(shè)計(jì)
課程設(shè)計(jì)I 一臺模型機(jī)的設(shè)計(jì)
課程設(shè)計(jì)Ⅱ 流水型微程序控制器的CPU設(shè)計(jì)與調(diào)試
參考文獻(xiàn)